磁共振成像装置、功率放大器模组及功率合成器的制作方法

文档序号:11825250阅读:286来源:国知局
磁共振成像装置、功率放大器模组及功率合成器的制作方法

本发明实施方式涉及功率合成器、功率放大器模组以及磁共振成像装置。



背景技术:

如图1所示,其为现有/公知技术中的威尔金森功率合成器900的电路图。威尔金森功率合成器900包括第一端口902、第二端口904、公共端口906、平衡电阻元件Zr、第一传输线910及第二传输线912。第一传输线910耦合于第一端口902与公共端口906之间,第二传输线912耦合于第二端口904与公共端口906之间。平衡电阻元件Zr的一端耦合于第一端口902与第一传输线910之间的连接点,另一端耦合于第二端口904与第二传输线912之间的连接点。第一端口902用于接收第一电功率,第二端口904用于接收第二电功率,威尔金森功率合成器900用于对第一电功率与第二电功率进行合成以产生合成电功率,该合成电功率从公共端口906输出至负载ZL

当第一电功率与第二电功率不平衡时,该第一电功率与第二电功率之间的差值功率由平衡电阻元件Zr消耗掉。然而,平衡电阻元件Zr的存在会导致如下问题:其一、当有电流流过平衡电阻元件Zr时,平衡电阻元件Zr会额外地消耗电能,导致威尔金森功率合成器900的效率低;其二、平衡电阻元件Zr的损坏是导致威尔金森功率合成器900异常工作的主要原因之一(尤其,在高功率应用中,平衡电阻元件损坏的可能性大大地提高了),也即降低了威尔金森功率合成器900的可靠性。



技术实现要素:

现在归纳本发明实施方式的一个或多个方面以便于本发明实施方式的基本理解,其中该归纳并不是本发明实施方式的扩展性纵览,且并非旨在标识本发明实施方式的某些要素,也并非旨在划出其范围。相反,该归纳的主要目的是在下文呈现更详细的描述之前用简化形式呈现本发明实施方式的一些概念。

本发明实施方式的一个方面,在于提供一种功率合成器,其包括第一传 输线或集总电路元件、第二传输线或集总电路元件、第三传输线或集总电路元件、第四传输线或集总电路元件及平衡电容元件或平衡电感元件。第一传输线或集总电路元件耦合至第一端口。第二传输线或集总电路元件耦合于第一传输线或集总电路元件与公共端口之间。第三传输线或集总电路元件耦合至第二端口。第四传输线或集总电路元件耦合于第三传输线或集总电路元件与公共端口之间。平衡电容元件或平衡电感元件,耦合于第一传输线或集总电路元件和第二传输线或集总电路元件之间的连接点与第三传输线或集总电路元件和第四传输线或集总电路元件之间的连接点之间。

本发明实施方式的另一个方面,在于提供一种功率放大器模组,其包括用于提供第一电功率的第一功率放大器、用于提供第二电功率的第二功率放大器及功率合成器。该功率合成器包括第一传输线或集总电路元件、第二传输线或集总电路元件、第三传输线或集总电路元件、第四传输线或集总电路元件及平衡电容元件或平衡电感元件。第一传输线或集总电路元件耦合至用于接收第一电功率的第一端口。第二传输线或集总电路元件耦合于第一传输线或集总电路元件与公共端口之间。第三传输线或集总电路元件耦合至用于接收第二电功率的第二端口。第四传输线或集总电路元件耦合于第三传输线或集总电路元件与公共端口之间。平衡电容元件或平衡电感元件,耦合于第一传输线或集总电路元件和第二传输线或集总电路元件之间的连接点与第三传输线或集总电路元件和第四传输线或集总电路元件之间的连接点之间。

本发明实施方式的另一个方面,在于提供一种磁共振成像系统,其包括用于产生主磁场的主磁体、梯度线圈组件、梯度放大器、射频线圈组件及射频放大器。该梯度放大器用于激励该梯度线圈组件在选定的梯度轴上产生作用到主磁场的梯度磁场。该射频放大器包括用于提供第一电功率的第一功率放大器、用于提供第二电功率的第二功率放大器及功率合成器。该功率合成器包括第一传输线或集总电路元件、第二传输线或集总电路元件、第三传输线或集总电路元件、第四传输线或集总电路元件及平衡电容元件或平衡电感元件。第一传输线或集总电路元件耦合至用于接收第一电功率的第一端口。第二传输线或集总电路元件耦合于第一传输线或集总电路元件与公共端口之间。第三传输线或集总电路元件耦合至用于接收第二电功率的第二端口。第四传输线或集总电路元件耦合于第三传输线或集总电路元件与公共端口之间。平衡电容元件或平衡电感元件,耦合于第一传输线或集总电路元件和第二传输线或集总电路元件之间的连接点与第三传输线或集总电路元件和第四 传输线或集总电路元件之间的连接点之间。该公共端口用于提供基于合成第一电功率和第二电功率的合成电功率,该合成电功率用于激励该射频线圈组件发射射频信号。

由于本发明实施方式提供的功率合成器不包括平衡电阻元件,因此功率合成器的电能消耗大致为零,也即功率合成器的效率得到了提高。其次,没有现有技术中由于平衡电阻元件损坏而导致的异常工作,本发明实施方式提供的功率合成器的可靠性得到了提高。

附图说明

通过结合附图对于本发明的实施方式进行描述,可以更好地理解本发明实施方式,在附图中:

图1为现有技术中的威尔金森功率合成器的电路图。

图2为图1所示威尔金森功率合成器的偶模激励电路。

图3为图1所示威尔金森功率合成器的奇模激励电路。

图4为图2所示偶模激励电路的分解图。

图5为图3所示奇模激励电路的分解图。

图6为本发明第一种实施方式的功率合成器的电路图。

图7为本发明第二种实施方式的功率合成器的电路图。

图8为图6所示功率合成器的奇模激励电路图。

图9为图8所示奇模激励电路的分解图。

图10为图7所示功率合成器的奇模激励电路图。

图11为图10所示奇模激励电路的分解图。

图12为本发明第三种实施方式的功率合成器的电路图。

图13为本发明第四种实施方式的功率合成器的电路图。

图14为本发明第五种实施方式的功率合成器的电路图。

图15为本发明第六种实施方式的功率合成器的电路图。

图16为本发明一种实施方式的功率放大器模组的功能模块图。

图17为本发明一种实施方式的磁共振成像系统的模块示意图。

具体实施方式

以下将描述本发明实施方式的具体实施方式,需要指出的是,在这些实施方式的具体描述过程中,为了进行简明扼要的描述,本说明书不可能对实 际的实施方式的所有特征均作详尽的描述。应当可以理解的是,在任意一种实施方式的实际实施过程中,正如在任意一个工程项目或者设计项目的过程中,为了实现开发者的具体目标,为了满足系统相关的或者商业相关的限制,常常会做出各种各样的具体决策,而这也会从一种实施方式到另一种实施方式之间发生改变。此外,还可以理解的是,虽然这种开发过程中所作出的努力可能是复杂并且冗长的,然而对于与本发明实施方式公开的内容相关的本领域的普通技术人员而言,在本公开揭露的技术内容的基础上进行的一些设计,制造或者生产等变更只是常规的技术手段,不应当理解为本公开的内容不充分。

除非另作定义,权利要求书和说明书中使用的技术术语或者科学术语应当为本发明实施方式所属技术领域内具有一般技能的人士所理解的通常意义。本发明实施方式专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“一个”或者“一”等类似词语并不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同元件,并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电气的连接,不管是直接的还是间接的。

本发明实施方式涉及一种功率合成器,该功率合成器包括第一端口、第二端口及公共端口。第一端口用于接收第一电功率,第二端口用于接收第二电功率,功率合成器用于对第一电功率和第二电功率进行合成以产生合成电功率。该合成电功率从公共端口输出。其中的一个理论是,当流过第一端口的电流与流过第二端口的电流不平衡时,该第一端口的电压等于第二端口的电压。

为了对上述理论进行解释,本发明实施方式先引入现有/公知技术中的如图1所示的威尔金森功率合成器900进行说明:

在图1中,平衡电阻元件Zr的阻抗值等于2Z0,第一传输线910的特征阻抗与第二传输线912的特征阻抗均为Zo1,Zo1的阻抗值等于负载ZL的阻抗值等于Z0,另外,第一传输线910的电长度等于流经第一传输线910的信号的波长的1/4。由于对称的原因,第二传输线912的电长度等于第一传输线910的电长度。

图1所示威尔金森功率合成器900可以被分解成图2所示偶模激励电路及图3所示奇模激励电路。

在图2所示偶模电路中,偶模激励源962耦合至第一端口902,偶模激励源964耦合至第二端口904;使得第一端口902的偶模输入电流为Iin1_even,第二端口904的偶模输入电流为Iin2_even

在图3所示奇模电路中,奇模激励源982耦合至第一端口902,奇模激励源984耦合至第二端口904;使得第一端口902的奇模输入电流为Iin1_odd,第二端口904的奇模输入电流为Iin2_odd

由于第一端口902与第二端口904是对称的,图2中的偶模电流Iin1_even及Iin2_even与图1中第一端口902的真实输入电流Iin1及第二端口904的真实输入电流Iin2的关系可以用下述公式(1)表示。

<mrow> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mn>2</mn> <mo>_</mo> <mi>even</mi> </mrow> </msub> <mo>=</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mn>1</mn> <mo>_</mo> <mi>even</mi> </mrow> </msub> <mo>=</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>even</mi> </mrow> </msub> <mo>=</mo> <mfrac> <mrow> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mn>1</mn> </mrow> </msub> <mo>+</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mn>2</mn> </mrow> </msub> </mrow> <mn>2</mn> </mfrac> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>1</mn> <mo>)</mo> </mrow> </mrow>

图2中的奇模电流Iin1_odd及Iin2_odd与图1中第一端口902的真实输入电流Iin1及第二端口904的真实输入电流Iin2的关系可以用下述公式(2)表示。

<mrow> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mn>2</mn> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>=</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mn>1</mn> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>=</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>=</mo> <mfrac> <mrow> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mn>1</mn> </mrow> </msub> <mo>-</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mn>2</mn> </mrow> </msub> </mrow> <mn>2</mn> </mfrac> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>2</mn> <mo>)</mo> </mrow> </mrow>

根据上述公式(1)及(2),第一端口902的真实输入电流Iin1及第二端口904的真实输入电流Iin2可以用下述公式(3)、(4)表示。

Iin1=Iin_even+Iin_odd (3)

Iin2=Iin_even-Iin_odd (4)

同样,第一端口902的真实输入电压Uin1及第二端口904的真实输入电压Uin2可以用下述公式(5)、(6)表示。

Uin1=Uin1_even+Uin1_odd=Iin_even*Zin1_even+Iin_odd*Zin1_odd (5)

Uin2=Uin2_even+Uin2_odd=Iin_even*Zin2_even-Iin_odd*Zin2_odd (6)

其中,Uin1_even及Uin1_odd分别为第一端口902的偶模输入电压及奇模输入电压,Uin2_even及Uin2_odd分别为第二端口904的偶模输入电压及奇模输入电压;Zin1_even及Zin1_odd分别为第一端口902的偶模输入阻抗及奇模输入阻抗,Zin2_even及Zin2_odd分别为第二端口904的偶模输入阻抗及奇模输入阻抗。

由上述公式(3)、(4)、(5)、(6),第一端口902的真实输入阻抗Zin1及第二端口904的真实输入阻抗Zin2可以用下述公式(7)、(8)表示。

<mrow> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mn>1</mn> </mrow> </msub> <mo>=</mo> <mfrac> <msub> <mi>U</mi> <mrow> <mi>in</mi> <mn>1</mn> </mrow> </msub> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mn>1</mn> </mrow> </msub> </mfrac> <mo>=</mo> <mfrac> <mrow> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>*</mo> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mn>1</mn> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>+</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>even</mi> </mrow> </msub> <mo>*</mo> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mn>1</mn> <mo>_</mo> <mi>even</mi> </mrow> </msub> </mrow> <mrow> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>+</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>even</mi> </mrow> </msub> </mrow> </mfrac> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>7</mn> <mo>)</mo> </mrow> </mrow>

<mrow> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mn>2</mn> </mrow> </msub> <mo>=</mo> <mfrac> <msub> <mi>U</mi> <mrow> <mi>in</mi> <mn>2</mn> </mrow> </msub> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mn>2</mn> </mrow> </msub> </mfrac> <mo>=</mo> <mfrac> <mrow> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>*</mo> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mn>2</mn> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>-</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>even</mi> </mrow> </msub> <mo>*</mo> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mn>2</mn> <mo>_</mo> <mi>even</mi> </mrow> </msub> </mrow> <mrow> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>-</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>even</mi> </mrow> </msub> </mrow> </mfrac> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>8</mn> <mo>)</mo> </mrow> </mrow>

对于图2中的偶模激励来说,由于第一端口902的偶模输入电流Iin1_even与第二端口902的偶模输入电流Iin2_even相等,也即,Iin1_even=Iin2_even,因此没有电流流过电阻Zr,因此电阻Zr可以看作是开路,因此图2所述偶模激励电路可以分解成图4所示电路。在图4中,电阻Zr/2是多余的。

从图4中,第一端口902的偶模输入阻抗Zin1_even可以由下述公式(9)表示。

<mrow> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mn>1</mn> <mo>_</mo> <mi>even</mi> </mrow> </msub> <mo>=</mo> <msqrt> <mn>2</mn> </msqrt> <msub> <mi>Z</mi> <mi>o</mi> </msub> <mfrac> <mrow> <mrow> <mo>(</mo> <mn>2</mn> <msub> <mi>Z</mi> <mn>0</mn> </msub> <mo>)</mo> </mrow> <mo>+</mo> <mi>j</mi> <msqrt> <mn>2</mn> </msqrt> <msub> <mi>Z</mi> <mi>o</mi> </msub> <mi>tan</mi> <mi>&lambda;</mi> <mn>14</mn> </mrow> <mrow> <msqrt> <mn>2</mn> </msqrt> <msub> <mi>Z</mi> <mi>o</mi> </msub> <mo>+</mo> <mi>j</mi> <mrow> <mo>(</mo> <mn>2</mn> <msub> <mi>Z</mi> <mn>0</mn> </msub> <mo>)</mo> </mrow> <mi>tan</mi> <mi>&lambda;</mi> <mo>/</mo> <mn>4</mn> </mrow> </mfrac> <mo>=</mo> <mfrac> <msup> <mrow> <mo>(</mo> <msqrt> <mn>2</mn> </msqrt> <msub> <mi>Z</mi> <mi>o</mi> </msub> <mo>)</mo> </mrow> <mn>2</mn> </msup> <mrow> <mn>2</mn> <msub> <mi>Z</mi> <mn>0</mn> </msub> </mrow> </mfrac> <mo>=</mo> <msub> <mi>Z</mi> <mn>0</mn> </msub> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>9</mn> <mo>)</mo> </mrow> </mrow>

由于电路是对称的,Zin2_even=Zin1_even=Zin_even=Z0 (10)

对于图3中的奇模激励来说,由于Iin1_odd=-Iin2_odd,因此图3所述奇模激励电路可以分解成图5所示电路。在图5中,电阻Zr/2的一端耦合于第一端口902与第一传输线910之间,另一端接地,同时第三端口906也接地。

从图5中可以得出:

由于电路是对称的,Zin2_odd=Zin1_odd=Zin_odd=Z0 (11)

将公式10、11代入公式7、8可以得到第一端口902的真实输入阻抗Zin1及第二端口904的真实输入阻抗Zin2为:

<mrow> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mn>1</mn> </mrow> </msub> <mo>=</mo> <mfrac> <msub> <mi>U</mi> <mrow> <mi>in</mi> <mn>1</mn> </mrow> </msub> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mn>1</mn> </mrow> </msub> </mfrac> <mo>=</mo> <mfrac> <mrow> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>*</mo> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>+</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>even</mi> </mrow> </msub> <mo>*</mo> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>even</mi> </mrow> </msub> </mrow> <mrow> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>+</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>even</mi> </mrow> </msub> </mrow> </mfrac> <mo>=</mo> <msub> <mi>Z</mi> <mn>0</mn> </msub> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>12</mn> <mo>)</mo> </mrow> </mrow>

<mrow> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mn>2</mn> </mrow> </msub> <mo>=</mo> <mfrac> <msub> <mi>U</mi> <mrow> <mi>in</mi> <mn>2</mn> </mrow> </msub> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mn>2</mn> </mrow> </msub> </mfrac> <mo>=</mo> <mfrac> <mrow> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>*</mo> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mn>2</mn> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>-</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>even</mi> </mrow> </msub> <mo>*</mo> <msub> <mi>Z</mi> <mrow> <mi>in</mi> <mn>2</mn> <mo>_</mo> <mi>even</mi> </mrow> </msub> </mrow> <mrow> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>odd</mi> </mrow> </msub> <mo>-</mo> <msub> <mi>I</mi> <mrow> <mi>in</mi> <mo>_</mo> <mi>even</mi> </mrow> </msub> </mrow> </mfrac> <mo>=</mo> <msub> <mi>Z</mi> <mn>0</mn> </msub> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>13</mn> <mo>)</mo> </mrow> </mrow>

由上述分析可知,由于奇模输入阻抗Zin_odd等于偶模输入阻抗Zin_even,因此即便当第一端口902的真实输入电流Iin1与第二端口904的真实输入电流Iin2不平衡,第一端口902的真实输入阻抗Zin1仍然等于负载ZL的阻抗,第二端口904的真实输入阻抗Zin2仍然等于负载ZL的阻抗,因此威尔金森功率合成器900可以稳定工作。

如前所述,在图1所示威尔金森功率合成器900中,当第一端口902的真实输入电流Iin1与第二端口904的真实输入电流Iin2不平衡时,第一端口902接收的输入功率与第二端口904接收的输入功率之间的差异功率将由电阻Zr消耗掉,这将会导致电阻Zr过热而损坏,进而导致威尔金森功率合成器900损坏。

第一传输线910的电长度等于流经第一传输线910的信号的波长的1/4,第二传输线912的电长度等于第一传输线910的电长度。对于甚高频(very high frequency,简称VHF)和特高频(ultra high frequency,简称UHF)应用来说,第一传输线910和第二传输线912的电长度太长了。

请参阅图6,其为第一种实施方式的功率合成器800的电路图。功率合成器800包括第一端口102、第二端口104、公共端口106、第一传输线110、第二传输线120、第三传输线112、第四传输线122及平衡电容元件Cbal。在本实施方式中,第一传输线110的电长度与第三传输线112的电长度相等,第一传输线110的特征阻抗与第三传输线112的特征阻抗相等;第二传输线120的电长度与第四传输线122的电长度相等,第二传输线120的特征阻抗与第四传输线122的特征阻抗相等。

在本实施例中,第一传输线110、第二传输线120、第三传输线112及第四传输线122均为同轴电缆(coaxial cable)。在其他的实施例中,第一传输线110、第二传输线120、第三传输线112及第四传输线122均为带状线(strip line)或微带线(micro strip line)。

第一传输线110耦合至第一端口102,第二传输线120耦合于第一传输线110与公共端口106之间。第三传输线112耦合至第二端口104,第四传输线122耦合于第三传输线112与公共端口106之间。平衡电容元件Cbal的一端耦合于第一传输线110与第二传输线120之间,另一端耦合于第三传输线112与第四传输线122之间。

在本实施方式中,第一端口102用于接收第一功率放大器(图未示)提供的第一电功率,第二端口104用于接收第二功率放大器(图未示)提供的第二电功率,公共端口106用于提供基于合成第一电功率和第二电功率的合成电功率。

为了解决图1所示先有/公知威尔金森功率合成器900的上述问题,考虑到上述第一功率放大器及第二功率放大器内部的MOS场效应管为电流源,在本发明实施方式之图6所示功率合成器800中,当流过第一端口102的电流Iin1与流过第二端口104的电流Iin2不平衡时,可以通过使第一端口102的电压Uin1与第二端口104的电压Uin2相等,使得图6所示功率合成器800可以稳定工作,因为MOS场效应管的性能由Vds来决定。

由下述公式14及15可知,当奇模输入阻抗Zin_odd等于零时,即可以确保第一端口102的电压Uin1与第二端口104的电压Uin2相等。

Uin1=Iin_even*Zin1_even+Iin_odd*Zin1_odd=Iin_even*Zin1_even (14)

Uin2=Iin_even*Zin2_even-Iin_odd*Zin2_odd==Iin_even*Zin2_even (15)

由于Zin1_even=Zin2_even=Zin_even,因此Uin1=Uin2

在图6中,由于增加了平衡电容元件Cbal,因此可以确保奇模输入阻抗Zin_odd等于零。其理由如下:

图8为图6所示功率合成器800的奇模激励电路的等效图,其中,第一端口102通过串联连接的两个等效电容元件连接至第二端口104,两个等效电容元件的电容值均为2Cbal

图9为图8所示奇模激励电路的分解图,其中,第二传输线120的奇模输入阻抗Zodd1_b通过下述公式16来计算:

<mrow> <msub> <mi>Z</mi> <mrow> <mi>odd</mi> <mn>1</mn> <mo>_</mo> <mi>b</mi> </mrow> </msub> <mo>=</mo> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mfrac> <mrow> <mi>j</mi> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi>&beta;l</mi> </mrow> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> </mfrac> <mo>=</mo> <mi>j</mi> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi>&beta;l</mi> </mrow>………公式16

其中,βl是第二传输线120的电长度,Zo1是第二传输线120的特征阻抗。

第一传输线110的奇模输出阻抗通过下述公式17来计算:

<mrow> <msub> <mi>Z</mi> <mrow> <mi>odd</mi> <mn>1</mn> <mo>_</mo> <mi>c</mi> </mrow> </msub> <mo>=</mo> <mo>-</mo> <mfrac> <mn>1</mn> <mi>j&omega;C</mi> </mfrac> <mo>/</mo> <mo>/</mo> <mi>j</mi> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi>&beta;l</mi> <mo>=</mo> <mfrac> <mrow> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi>&beta;l</mi> </mrow> <mrow> <mn>1</mn> <mo>-</mo> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi>&beta;l&omega;C</mi> </mrow> </mfrac> <mi>j</mi> <mo>=</mo> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi>&delta;lj</mi> </mrow>………公式17

其中,C是平衡电容元件Cbal的电容值的2倍,ω是通过第一传输线110和第二传输线120的信号的角频率。

第二传输线120的奇模输出阻抗Zodd1_a通过下述公式18来计算:

<mrow> <msub> <mi>Z</mi> <mrow> <mi>odd</mi> <mn>1</mn> <mo>_</mo> <mi>a</mi> </mrow> </msub> <mo>=</mo> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mfrac> <mrow> <mi>j</mi> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi>&delta;l</mi> <mo>+</mo> <mi>j</mi> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi>&alpha;l</mi> </mrow> <mrow> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mo>-</mo> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi></mi> <mi>&delta;</mi> <mi>l</mi> <mi>tan</mi> <mi>&alpha;l</mi> </mrow> </mfrac> <mi>j</mi> <mo>=</mo> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mfrac> <mrow> <mi>j</mi> <mi>tan</mi> <mi>&delta;l</mi> <mo>+</mo> <mi>j</mi> <mi>tan</mi> <mi>&alpha;l</mi> </mrow> <mrow> <mn>1</mn> <mo>-</mo> <mi>tan</mi> <mi></mi> <mi>&delta;</mi> <mi>l</mi> <mi>tan</mi> <mi>&alpha;l</mi> </mrow> </mfrac> <mi>j</mi> </mrow>………公式18

其中,αl是第一传输线110的电长度,Zo1也是第一传输线110的特征阻抗;

若δl+αl=π,则第二传输线120的奇模输出阻抗Zodd1_a等于零,因此Zin1_odd=Zodd1_a=0;又由于对称的原因,Zin2_odd=Zin1_odd=Zin_odd=0;使得当流过第一端口102的电流与流过第二端口104的电流不平衡时,第一端口102的电压与第二端口104的电压相等,如此可以确保功率合成器800稳定工作。

第一传输线110的电长度可以是任意值,第二传输线120的电长度也可以是任意值。

请参阅图7,其为第二种实施方式的功率合成器802的电路图。图8所示功率合成器802与图6所示功率合成器800的区别是:图8所示功率合成器800使用平衡电感元件Lbal取代了图6所示功率合成器800中的平衡电容元件Cbal。也即,平衡电感元件Lbal的一端耦合于第一传输线110与第二传输线120之间,另一端耦合于第三传输线112与第四传输线122之间。

图10为图7所示功率合成器802的奇模激励电路的等效图,其中,第一 端口102通过串联连接的两个等效电感元件连接至第二端口104,两个等效电感元件的电感值均为Lbal/2。

图11为图10所示奇模激励电路的分解图,其中,第二传输线120的奇模输入阻抗Zodd1_b通过下述公式16来计算:

因此,上述公式17中的C对应地替换成L,得到下述公式19。

<mrow> <msub> <mi>Z</mi> <mrow> <mi>odd</mi> <mn>1</mn> <mo>_</mo> <mi>c</mi> </mrow> </msub> <mo>=</mo> <mo>-</mo> <mfrac> <mn>1</mn> <mi>j&omega;C</mi> </mfrac> <mo>/</mo> <mo>/</mo> <mi>j</mi> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi>&beta;l</mi> <mo>=</mo> <mfrac> <mrow> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi>&beta;l</mi> </mrow> <mrow> <mn>1</mn> <mo>-</mo> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi>&beta;l&omega;C</mi> </mrow> </mfrac> <mi>j</mi> <mo>=</mo> <msub> <mi>Z</mi> <mrow> <mi>o</mi> <mn>1</mn> </mrow> </msub> <mi>tan</mi> <mi>&delta;lj</mi> </mrow>………公式19

其中,L是平衡电感元件Lbal的电感值的一半。

与图6所示功率合成器800类似的推导方法,也即与上述公式16、17及18类似,若δl+αl=π(注意:δl是指公式19中的δl),则第二传输线120的奇模输出阻抗Zodd1_a等于零,因此Zin1_odd=Zodd1_a=0;又由于对称的原因,Zin2_odd=Zin1_odd=Zin_odd=0;使得当流过第一端口102的电流与流过第二端口104的电流不平衡时,第一端口102的电压与第二端口104的电压相等,如此可以确保功率合成器802稳定工作。

请参阅图12,其为第三种实施方式的功率合成器804的电路图。图9所示功率合成器804与图6所示功率合成器800的区别是:图9所示功率合成器804使用第二电感L2及第四电感L4分别取代了图6所示功率合成器800中的第二传输线120及第四传输线122。

在图12中,与图6所示功率合成器800类似的推导方法,当流过第一端口102的电流与流过第二端口104的电流不平衡时,第一端口102的电压与第二端口104的电压相等,如此可以确保功率合成器804稳定工作。图12所示功率合成器804的推导方法与图6所示功率合成器800的推导方法不同的是:

第二电感L2的奇模输入阻抗Zodd1_b通过下述公式20来计算:

Zodd1_b=jωL………公式20

其中,L为第二电感L2的电感值。

可以理解的是,在其他的实施例中,图9所示功率合成器804中的平衡电容元件Cbal可以替换成平衡电感元件,同样可以实现本发明实施方式的目的。

请参阅图13,其为第四种实施方式的功率合成器805的电路图。图10所示功率合成器805与图6所示功率合成器800的区别是:图10所示功率合成器805使用第二电容C2及第四电容C4分别取代了图6所示功率合成器800 中的第二传输线120及第四传输线122。

在图13中,与图6所示功率合成器800类似的推导方法,当流过第一端口102的电流与流过第二端口104的电流不平衡时,第一端口102的电压与第二端口104的电压相等,如此可以确保功率合成器805稳定工作。图13所示功率合成器805的推导方法与图6所示功率合成器800的推导方法不同的是:

第二电容C2的奇模输入阻抗Zodd1_b通过下述公式20来计算:

Zodd1_b=-j/ωC………公式20

其中,C为第二电容C2的电容值。

可以理解的是,在其他的实施例中,图13所示功率合成器805中的平衡电容元件Cbal可以替换成平衡电感元件,同样可以实现本发明实施方式的目的。

请参阅图14,其为第五种实施方式的功率合成器806的电路图。功率合成器806包括该第一电感元件L1、第二电容元件C2、第三电感元件L3、第四电容元件C4及平衡电容元件Cbal。第一电感元件L1耦合至第一端口102,第二电容元件C2耦合于第一电感元件L1与公共端口106之间。第三电感元件L3耦合至第二端口104,第四电容元件C4耦合于第三电感元件L3与公共端口106之间。平衡电容元件Cbal耦合于第一电感元件L1和第二电容元件C2之间的连接点与第三电感元件L3和第四电容元件C4之间的连接点之间。

与图6所示功率合成器800类似的推导方法,当流过第一端口102的电流与流过第二端口104的电流不平衡时,第一端口102的电压与第二端口104的电压相等,如此可以确保功率合成器806稳定工作。

请参阅图15,其为第六种实施方式的功率合成器808的电路图。功率合成器808包括第一传输线110、第二传输线120、第三传输线112及第四传输线122。第一传输线110耦合至第一端口102,第二传输线120耦合于第一传输线110与公共端口106之间。第三传输线112耦合至第二端口104,第四传输线122耦合于第三传输线112与公共端口106之间。公共端口106耦合至负载ZL

第一传输线110的电长度与第二传输线120的电长度之和等于第一传输线110和第二传输线120中传送的信号的波长的一半,第三传输线112的电长度与第四传输线122的电长度之和等于第三传输线112和第四传输线122 中传送的信号的波长的一半。

请再次参阅图9,将图9中的等效电容元件2Cbal删除,即成为图12所示功率合成器808的奇模激励分解电路。由于第一传输线110的电长度与第二传输线120的电长度之和等于第一传输线110和第二传输线120中传送的信号的波长的一半,因此第一端口102的奇模输入阻抗Zin1_odd=Zodd1_a=0,由于第一端口102与第二端口104对称,因此第二端口104的奇模输入阻抗Zin2_odd=Zin1_odd=Zin_odd=0。

如此当流过第一端口102的电流与流过第二端口104的电流不平衡时,第一端口102的电压与第二端口104的电压相等,如此可以确保功率合成器808稳定工作。

如图16所示,其为一种实施方式的功率放大器模组990的功能模块图。功率放大器模组990包括第一功率放大器910、第二功率放大器920及功率合成器930。功率合成器930包括第一端口102、第二端口104及公共端口106。第一端口102用于接收第一功率放大器910提供的第一电功率,第二端口104用于接收第二功率放大器920提供的第二电功率,公共端口106用于提供基于合成第一电功率和第二电功率的合成电功率。该合成电功率被提供给负载940。其中,功率合成器930可以是图6所示功率合成器800、图7所示功率合成器802、图12所示功率合成器804、图13所示功率合成器805、图14所示功率合成器806及图15所示功率合成器808中的任意一种。

请参阅图17,其为磁共振成像(MRI)装置10的示意图。磁共振成像系统10的操作可以从操作员控制台12进行控制,操作员控制台12包括键盘或其它输入设备13、控制面板14和显示器16。控制台12通过链路18与计算机系统20通信,并提供接口供操作员用来规定磁共振扫描,显示所得图像,对图像执行图像处理,以及将数据和图像存档。输入设备13可以包括鼠标、操纵杆、键盘、轨迹球、触摸屏、光棒、语音控制设备或任何类似或等效的输入设备,并且可用于交互式几何规定。

计算机系统20包括多个模块,这些模块通过例如通过利用背板20a提供的电和/或数据连接彼此通信。数据连接可以是直接有线链路或者无线通信链路等。计算机系统20的模块包括图像处理器模块22、中央处理器模块24和存储器模块26。存储器模块26可以包括用于存储图像数据阵列的帧缓冲器。在替换的实施方式中,图像处理器模块22可以由中央处理器模块24上运行的图像处理功能进行替代。计算机系统20可以链接到档案媒体设备、永久或 备份存储器存储设备或网络。计算机系统20还可通过链路34与独立的系统控制计算机32进行通信。

在一种实施方式中,系统控制计算机32包括经由电和/或数据连接32a相互通信的一组模块。数据连接32a可以是有线链路或者无线通信链路等。在可替换的实施方式中,计算机系统20和系统控制计算机32的模块可以在相同的计算机系统或多个计算机系统上实现。系统控制计算机32的模块包括中央处理器模块36和通过通信链路40连接到操作员控制台12的脉冲发生器模块38。

在一种实施方式中,脉冲发生器模块38可以集成到扫描仪设备(如共振组件52)中。系统控制计算机32通过链路40接收来自操作员的指示将执行扫描序列的命令。脉冲发生器模块38通过发送描述将产生的射频脉冲和脉冲序列的时序、强度和形状以及数据采集窗的定时和长度的指令、命令和/或请求来操作放出(即,执行)期望的脉冲序列的系统部件。脉冲发生器模块38连接到梯度放大器系统42,并产生称为梯度波形的数据,这些梯度波形控制将在扫描期间使用的梯度脉冲的时序和形状。

在一种实施方式中,脉冲发生器模块38还可从生理采集控制器44接收患者数据,生理采集控制器44从连接到患者的多个不同传感器接收信号,例如来自附着到患者的电极的心电图信号。脉冲生成器模块38连接到扫描室接口电路46,扫描室接口电路46从各种传感器接收与患者和磁体系统的状况相关联的信号。患者定位系统48也通过扫描室接口电路46来接收将患者台移到期望的位置进行扫描的命令。

在一种实施方式中,脉冲生成器模块38产生的梯度波形被作用到梯度放大器系统42。梯度放大器系统42包括X轴梯度放大器、Y轴梯度放大器和Z轴梯度放大器。每个梯度放大器激励梯度线圈组件(一般标50)中对应的物理梯度线圈,并产生磁场梯度脉冲,以用于对所采集的信号进行空间编码。梯度线圈组件50形成共振组件52的一部分,共振组件52包括具有超导主线圈54的极化超导磁体。共振组件52可包括全身射频线圈56、表面或并行成像线圈76、或两者。射频线圈组件的线圈56、76可构造成用于传送和接收、或只传送、或只接收。患者或成像对象70可安置在共振组件52的圆柱形患者成像体积72内。系统控制计算机32中的收发器模块58产生脉冲,这些脉冲由射频放大器60放大,并通过发射/接收开关62耦合到射频线圈56、76。 由患者中的受激核发出的所得信号可由相同的射频线圈56感测,并通过发射/接收开关62耦合到前置放大器64。或者,由受激核发出的信号可由诸如并行线圈或表面线圈76的独立接收线圈感测。在收发器58的接收器部分中对放大的磁共振信号进行解调、滤波和数字化。发射/接收开关62由来自脉冲生成器模块38的信号进行控制,以便在发射模式期间将射频放大器60电连接到射频线圈56,并在接收模式期间将前置放大器64连接到射频线圈56。发射/接收开关62还可使得能够在发射或接收模式中使用独立射频线圈(例如,并行或表面线圈76)。

由射频线圈56、或并行或表面线圈76感测的磁共振信号由收发器模块58数字化,并传送给系统控制计算机32中的存储器模块66。通常,对应于磁共振信号的数据帧临时存储在存储器模块66中,直到随后对它们进行变换以创建图像。阵列处理器68利用已知的变换方法(最常见的有傅里叶变换)来从磁共振信号创建图像。这些图像通过链路34传送给计算机系统20,在计算机系统20中,其存储在存储器中。响应于从操作员控制台12接收的命令,可将此图像数据存档在长期存储设备中,或者可通过图像处理器22对它做进一步处理、传给操作员控制台12并呈现在显示器16上。

在一种实施方式中,射频放大器60可以是如图13所示的功率放大器模组990。

虽然结合特定的实施方式对本发明实施方式进行了说明,但本领域的技术人员可以理解,对本发明实施方式可以作出许多修改和变型。因此,要认识到,权利要求书的意图在于覆盖在本发明实施方式真正构思和范围内的所有这些修改和变型。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1