一种含有过载限位装置的电容式加速度传感器及其制造方法与流程

本发明涉及半导体制造技术，具体涉及含有过载限位装置的电容式加速度传感器及其制造方法。

背景技术：

美国专利US 5121633专利展示了一种加速度传感器的过载限位装置的加工方法，其限位装置的制作与释放采用湿法工艺，该专利技术的限位装置的释放需要使用湿法腐蚀工艺，容易发生粘合失效问题。

美国专利US5313836专利展示了一种采用表面微机械加工工艺的限位装置。由于采用表面微机械加工工艺，工艺步骤十分复杂，需要淀积与图形化牺牲层，结构释放也容易发生粘合失效。

美国专利US5596144该专利展示了一种利用静电力反馈来进行限位的压阻式加速度传感器。该专利的技术采用电学反馈的方式来进行限位，虽然消除了机械限位结构可能有的机械疲劳失效问题，但是其控制电路复杂(包括逻辑控制部分与高电压产生部分)，不是目前的主流限位方式，而且成本高。

美国专利US5352635专利的背景技术里描述了传统加速度传感器的结构。通过在基底晶圆和盖帽晶圆上刻蚀出间距，形成过载限位装置。此方案的缺点是需要三层晶圆键合工艺，工艺复杂，且很难减小器件整体高度。其限位装置采用三层晶圆键合工艺制作，加工复杂，良率较低，且成品的高度难以缩减，不利于小型化。

技术实现要素：

本发明的目的在于，针对现有技术的不足，提供一种性能优良、加工简易的电容式加速度传感器及其制造方法。

本发明为实现上述目的所采用的技术方案为：

一种含有过载限位装置的电容式加速度传感器，包括晶圆硅衬底，还包括质量块以及至少一个过载限位装置，所述过载限位装置由第二连接件和限位挡板组成，所述第二连接件一端与所述晶圆硅衬底相连，另一端与所述质量块相连，所述限位挡板一端与所述晶圆硅衬底相连，另一端自由，所述第二连接件下方具有第一内空腔，所述限位挡板下方具有第二内空腔，所述第一内空腔上方为悬空薄膜结构，所述第二连接件和所述限位挡板均为所述悬空薄膜结构的一部分，所述悬空薄膜结构与所述晶圆硅衬底电绝缘，所述第二内空腔位于所述悬空薄膜结构内，所述第一内空腔上方的悬空硅膜设置有第一释放槽，所述第二内空腔上方的悬空硅膜设置有第二释放槽。

优选地，所述第二内空腔表面具有一半导体掩膜层。

优选地，还包括一上电极，一下电极，所述上电极与所述悬空薄膜结构电接触，所述下电极与所述晶圆硅衬底电接触。

优选地，所述第一内空腔上方的悬空硅膜结构与所述晶圆硅衬底间具有绝缘连接悬臂，所述晶圆硅衬底表面及所述第一内空腔内表面设置有电隔离层，所述晶圆硅衬底表面电隔离层上设置有第一薄膜层，所述第一薄膜层和所述晶圆硅衬底表面电隔离层具有两个贯通所述第一薄膜层和所述晶圆硅衬底表面电隔离层的电接触孔，所述第一薄膜层上设置有第二薄膜层，并填充所述电接触孔，所述第一薄膜层和所述第二薄膜层在所述上电极和所述下电极间设置贯通所述第一薄膜层和所述第二薄膜层的电隔离沟槽，所述第二薄膜层上设置有一绝缘层，并填充所述电隔离沟槽，所述绝缘层具有两个接触孔，所述上电极、所述下电极分别通过所述接触孔与所述第二薄膜层实现电接触，从而实现所述上电极与所述悬空薄膜结构电接触，所述下电极与所述晶圆硅衬底电接触。

优选地，所述绝缘连接悬臂为蛇形悬臂梁结构或应力释放梁结构。

优选地，所述晶圆硅衬底为预制空腔SO/晶圆硅衬底，所述预制空腔SO/晶圆的硅衬底表面形成第一内空腔，在所述硅衬底及所述第一内空腔内表面设置的一电隔离层，所述硅衬底表面电隔离层上设置有一器件层，形成所述预制空腔SO/晶圆硅衬底，在所述器件层预定位置形成第二内空腔，在所述器件层和所述晶圆硅衬底表面电隔离层具有贯通所述器件层和所述电隔离层的导电孔和电隔离沟槽，所述导电孔和所述电隔离沟槽侧壁分别设置有绝缘壁，中间分别填充有导电材料；所述器件层上设置有一绝缘层，所述绝缘层具有两个接触孔，所述上电极、所述下电极分别通过所述接触孔与所述器件层和所述硅衬底实现电接触。

优选地，所述绝缘层上设置一钝化层，部分所述上电极、部分所述下电极暴露出钝化层，所述暴露的上电极、下电极为传感器金属引脚，在所述钝化层上设置一质量块。

优选地，所述晶圆硅衬底上方设置有保护盖。

本发明还提供一种含有过载限位装置的电容式加速度传感器制造方法，包括以下步骤：

在晶圆硅衬底上制作第一内空腔及其上方的悬空硅膜结构；

在所述第一内空腔上方的悬空硅膜结构预定位置中制作第二内空腔；

制作所述第一内空腔上方的悬空硅膜结构与所述晶圆硅衬底间的绝缘结构；

在所述第一内空腔上方悬空硅膜结构刻蚀形成一第一释放槽，形成所述第一释放槽、所述第一连接件；

在所述第二内空腔上方悬空硅膜结构刻蚀形成一第二释放槽，形成所述第二释放槽、所述限位挡板、第二连接件；

在所述第一释放槽和所述第二释放槽之间制作一质量块，所述质量块设置在所述第一内空腔上方悬空硅膜结构上方位置，所述第二连接件一端与所述晶圆硅衬底相连，另一端与所述悬空硅膜结构相连。

优选地，所述制造方法还包括如下步骤：在所述第二内空腔表面制作一半导体掩膜层。

优选地，所述制造方法还包括如下步骤：制作一上电极，一下电极，所述上电极与所述悬空薄膜结构电接触，所述下电极与所述晶圆硅衬底电接触。

优选地，所述制造方法还包括如下步骤：

刻蚀所述第一内空腔上方的悬空硅膜结构，形成与所述晶圆硅衬底间的绝缘连接悬臂，同时在所述晶圆硅衬底表面及第一内空腔内表面形成一电隔离层；

在所述晶圆硅衬底表面电隔离层上制作第一薄膜层；

在所述第一薄膜层和所述晶圆硅衬底表面电隔离层刻蚀贯通所述第一薄膜层和所述电隔离层的电接触孔；

在所述第一薄膜层上制作第二薄膜层，并填充所述电接触孔；在所述第一薄膜层和所述第二薄膜层刻蚀贯通所述第一薄膜层和所述第二薄膜层的电隔离沟槽，所述电隔离沟槽在所述上电极和所述下电极间；

在所述第二薄膜层上制作绝缘层，并填充所述电隔离沟槽；

在所述绝缘层刻蚀两个接触孔；

在所述接触孔制作所述上电极、所述下电极，所述上电极、所述下电极各自通过所述接触孔与所述第二薄膜层实现电接触，从而实现所述上电极与所述悬空薄膜结构电接触，所述下电极与所述晶圆硅衬底电接触。

优选地，所述绝缘连接悬臂为蛇形悬臂梁结构或应力释放梁结构。

优选地，所述制造方法还包括如下步骤：

在所述绝缘层上制作一钝化层；

刻蚀所述钝化层暴露出部分所述上电极、部分所述下电极；

在所述钝化层上制作所述质量块；

刻蚀包括所述钝化层、所述绝缘层、所述第二薄膜层、所述第一薄膜层、所述晶圆硅衬底表面电隔离层、所述第一内空腔上方悬空硅膜结构形成所述第一释放槽、所述第一连接件；

刻蚀包括所述钝化层、所述绝缘层、所述第二薄膜层、所述第一薄膜层、所述晶圆硅衬底表面电隔离层、所述第二内空腔上方悬空硅膜结构形成所述第二释放槽、所述限位挡板和所述第二连接件。

优选地，所述晶圆硅衬底为预制空腔SO/晶圆硅衬底，所述制造方法还包括如下步骤：

在所述预制空腔SO/晶圆的硅衬底表面形成第一内空腔，

在所述硅衬底及第一内空腔内表面制作一电隔离层；

在所述硅衬底表面电隔离层上键合一器件层，以形成具有第一内空腔的预制空腔SO/晶圆硅衬底；

在所述器件层预定位置形成第二空腔；

刻蚀器件层及所述预制空腔SOI晶圆的硅衬底表面电隔离层，形成一电隔离沟槽及一导电孔；

在所述电隔离沟槽和导电孔侧壁制作一绝缘壁，在所述电隔离沟槽和导电孔中间填充导电材料；

在所述器件层上制作一绝缘层；

刻蚀所述绝缘层形成两个接触孔；

在所述接触孔沉积所述上电极、所述下电极，所述上电极、所述下电极分别通过所述接触孔与所述器件层和所述预制空腔SOI晶圆的硅衬底实现电接触。

优选地，所述制造方法还包括如下步骤：

在所述绝缘层上制作一钝化层；

刻蚀所述钝化层暴露出部分所述上电极、所述下电极；

在所述钝化层上制作所述质量块；

刻蚀包括所述钝化层、所述绝缘层、所述器件层、所述预制空腔SOI晶圆的硅衬底表面电隔离层、所述第一内空腔上方悬空硅膜结构形成所述第一释放槽、所述第一连接件；

刻蚀包括所述钝化层、所述绝缘层、所述器件层中第二内空腔上方悬空硅膜结构，形成所述第二释放槽、所述限位挡板、所述第二连接件。

优选地，在所述晶圆硅衬底上键合一保护盖。

与现有技术相比，本发明的过限位装置采用机械限位方式，其由两部分组成，一部分是限位挡板，其一端晶圆硅衬底相连，一端自由；另一部分是第二连接件，其一端与晶圆硅衬底相连，一端与所述悬空薄膜结构相连。限位挡板的厚度及限位距离由刻蚀工艺的刻蚀深度决定，整个晶圆的加工一致性好，采用机械限位结构，省去电学限位结构的复杂控制/C，从而保证限位过载保护的精确性，成本低，利于成品小型化。

下面结合附图对该发明进行具体叙述。

附图说明

图1为本发明第一实施例的结构示意图。

图2为本发明第一实施例键合一保护盖后的结构示意图。

图3为本发明第一实施例的制造方法的流程图。

图4A-4M为本发明第一实施例的制造方法的工艺流程示意图。

图5为本发明第二实施例的半成品结构示意图。

图6为本发明第二实施例的制造方法的部分流程图。

图7A-7E为本发明第二实施例的制造方法的部分工艺流程示意图。

图8为本发明第一实施例的原理图。

具体实施方式

附图1-2是本发明第一实施例的一种含有过载限位装置的电容式加速度传感器的结构示意图，图3为本发明第一实施例的制造方法的流程图，图4A-4M为本发明第一实施例的制造方法的工艺流程示意图。

本实施例的晶圆采用单晶硅<100>晶向、N型掺杂衬底晶圆。如图1、2、3、4A-4M所示，一种含有过载限位装置的电容式加速度传感器及其制造方法：

参看图3，步骤301，同时参看图4Aa-4Ab，4Aa为横截面示意图，4Ab为俯视示意图。在晶圆硅衬底1上制作第一内空腔101。内空腔有多种做法，可采用多种现有技术，如US7193256B2里的“硅衬底上的空腔”的制作方法，使用干法刻蚀；如CN103991836B利用各向异性刻蚀方法和各向同性刻蚀方法制作内空腔，还可以采用键合工艺，此处不做赘述。

步骤302，同时参看图4Ba-4Bb，4Ba为横截面示意图，4Bb为俯视示意图。在第一内空腔101上方的悬空硅膜结构预定位置中制作第二内空腔102，第二内空腔102制作方法与第一内空腔101的制作方法相同，此处不做赘述。优选实施例，此处制作第二内空腔102后还可以在第二内空腔102表面制作一层半导体掩膜层。

步骤303，同时参看图4Ca-4Cb，4Ca为横截面示意图，4Cb为俯视示意图。晶圆表面图形化、刻蚀，将悬空硅膜结构刻穿成所需图形，刻蚀后，悬空薄膜结构与晶圆硅衬底1之间具有沟槽通过连接悬臂117连接。优选实施例，连接悬臂117可以刻蚀为蛇形悬臂梁结构或应力释放梁结构，连接悬臂117具有足够的刚度防止悬空薄膜结构与晶圆硅衬底1发生粘附。

步骤304，同时参看图4Da-4Db，4Da为横截面示意图，4Db为俯视示意图。进行电隔离处理制作电隔离层107。优选方法是将整个晶圆进行热氧化处理，经处理后，晶圆硅衬底1表面覆盖电隔离层107，连接悬臂117被氧化成绝缘连接悬臂117，悬空硅膜结构亦被电隔离层107包覆，第一内空腔101内表面亦被电隔离层107覆盖，实现悬空硅膜与晶圆硅衬底1的电绝缘。

步骤305，同时参看图4E，图4E为横截面示意图，制作第一薄膜层108。是在晶圆硅衬底1上表面电隔离层107上进行第一薄膜层108生长或者淀积，同时将步骤303刻蚀开的沟槽密封。生长薄膜的方法和材料可以是外延生长多晶硅。外延生长采用化学气相沉积，步骤303刻蚀工艺开口沟槽也较小，所以外延生长的硅覆盖了整个晶圆上表面，并填充步骤303刻蚀的沟槽。这一步外延工艺可以堵死前一步304热氧化以后晶圆表面可能残存的针孔结构，防止后续清洗光刻步骤中有液体流入空腔，影响结构与后续工艺。

步骤306，同时参看图4Fa-4Fb，4Fa为横截面示意图，4Fb为俯视示意图。刻蚀第一薄膜层108和晶圆硅衬底1上表面的电隔离层107，形成电接触孔112，其中一电接触孔112在悬空硅膜结构上，另一电接触孔112在悬空硅膜结构外的晶圆硅衬底1。

步骤307，同时参看图4Ga-4Gb，4Ga为横截面示意图，4Gb为俯视示意图。制作第二薄膜层109，同时填充电接触孔112，分别实现与悬空薄膜和晶圆硅衬底1的接触。第二薄膜层109可以采用掺杂的外延生长的多晶硅材料。

步骤308，同时参看图4Ha-4Hb，4Ha为横截面示意图，4Hb为俯视示意图。在第一薄膜层108与第二薄膜层109上刻蚀出两个电隔离沟槽113，每个电隔离沟槽113分别包围着相应的一个电接触孔112。

步骤309，同时参看图4Ia-4Ib，4Ia为横截面示意图，4Ib为俯视示意图。制作绝缘层110并填充电隔离沟槽113。第二薄膜层109上生长或者淀积一层绝缘层110，生长或者淀积的绝缘层110可以是利用低压化学气相淀积的氧化硅材料，同时用该绝缘材料将步骤308刻蚀出电隔离沟槽113填充。

步骤310，同时参看图4Ja-4Jb，4Ja为横截面示意图，4Jb为俯视示意图。刻蚀绝缘层110形成接触孔，沉积上电极114和下电极115及相应的金属连线，退火，实现电接触。上电极114位于所述第一内空腔101上方的悬空硅膜结构上方位置，并通过接触孔、第二薄膜层109、电接触孔112与所述第一内空腔101上方的悬空硅膜结构电接触；下电极115位于所述第一内空腔101外围的晶圆硅衬底1的上方位置，并通过接触孔、第二薄膜层109、电接触孔112与晶圆硅衬底1电接触。

步骤311，同时参看图4Ka-4Kb，4Ka为横截面示意图，4Kb为俯视示意图。淀积钝化层111、淀积质量块116。在绝缘层110上淀积钝化层111、在钝化层111淀积质量块116，质量块116在悬空硅膜结构的上方位置。

步骤312，同时参看图4La-4Lb，4La为横截面示意图，4Lb为俯视示意图。刻蚀钝化层111，暴露部分上电极114和部分下电极115。

步骤313，同时参看图4Ma-4Mb，4Ma为横截面示意图，4Mb为俯视示意图。刻穿钝化层111、绝缘层110、第二薄膜层109、第一薄膜层108、电隔离层107、第一内空腔101上方的悬空硅膜结构，形成第一释放槽105、第一连接件103；

刻穿钝化层111、绝缘层110、第二薄膜层109、第一薄膜层108、电隔离层107、第二内空腔102上方的悬空硅膜结构，形成第二释放槽106，并结合第一释放槽105形成限位挡板104，第二连接件118。

第二连接件118与限位挡板104组成过载限位装置。第一内空腔101上方的悬空硅膜通过第一释放槽105形成加速度传感器的可动结构。

步骤314，同时参看图2，键合保护盖119，以保护可动结构。

附图5是本发明第二实施例的一种含有过载限位装置的电容式加速度传感器的半成品结构示意图，图6为本发明第二实施例的制造方法的部分流程图，图7A-7E为本发明第二实施例的制造方法的部分工艺流程示意图。本发明第二实施例与第一实施例的区别在于采用了预制空腔SOI晶圆制作，是一种简易的实施方案。

如图5、6、7A-7E所示，一种含有过载限位装置的电容式加速度传感器及其制造方法：其中，步骤601、602、603是制作预制空腔SOI晶圆的工艺流程图，可以根据自己需要有代工厂提供相应的预制空腔SOI晶圆。

同时参看图7A，图7A是预制空腔SOI晶圆结构的横截面示意图。

步骤601，在硅衬底5上图形化、刻蚀，制作第一内空腔501。

步骤602，同时参看图7A。晶圆硅衬底5表面及第一内空腔501内表面制作电隔离层503，制作方法同第一实施例步骤304，在此不做赘述。

步骤603，同时参看图7A。在硅衬底5表面的电隔离层503上键合一器件层504，形成具有第一内空腔501的预制空腔SOI晶圆结构，器件层504厚度根据需要可以减薄至所需厚度。

步骤604，同时参看图7B。同时参看图7Ba-7Bb，7Ba为横截面示意图，7Bb为俯视示意图。在第一内空腔501上方的悬空硅膜结构预定位置中制作第二内空腔502，第二内空腔502制作方法与第一实施例的内空腔相同的制作方法，此处不做赘述。优选实施例，此处制作第二内空腔502后还可以在第二内空腔502表面制作一层半导体掩膜层。

步骤605，同时参看图7C。同时参看图7Ca-7Cb，7Ca为横截面示意图，7Cb为俯视示意图。图形化并刻蚀器件层504及硅衬底5表面电隔离层503形成电隔离沟槽506及导电孔507。

步骤606，同时参看图7D。同时参看图7Da-7Db，7Da为横截面示意图，7Db为俯视示意图。在导电孔507和电隔离沟槽506侧壁分别制作绝缘壁，中间分别填充有导电材料。侧壁生长绝缘壁的方法可以采用先热氧化，然后去除晶圆表面、电隔离沟槽和导电孔底部的热氧化层，保留电隔离沟槽506和导电孔507侧壁的绝缘壁。填充导电材料制造方法可以采用低压化学气相沉积一层参杂的多晶硅材料，填充电隔离沟槽506和导电孔507，然后去除晶圆表面的导电材料。

步骤607，同时参看图5。在器件层504上制作一层绝缘层505，绝缘层505开设有两个接触孔，接触孔分别设有上电极508和下电极509，上电极508通过其中一接触孔与第一内空腔501上方的器件层504实现电接触，下电极509通过另一接触孔与导电孔填充的导电材料实现电接触，从而实现与预制空腔SOI晶圆的硅衬底5的电接触，形成加速度传感器的检测电容。

优选的，绝缘层505上还设有的钝化层、质量块，以及刻蚀各层形成第一释放槽、第一连接件、第二释放槽、第二连接件、限位挡板、金属引脚、保护盖的设置及其制造方法均与第一实施例相同，在此不做赘述。

本发明的原理是：

参加图8，本发明第一实施例的原理图，加速度传感器结构中的第一内空腔高度h1，第一内空腔上的悬空硅膜结构厚度d1，第二内空腔高度h2，第二内空腔上的悬空硅膜结构厚度d2和第一内空腔与第二内空腔之间的硅膜厚度d3都可以单独设计，由干法刻蚀工艺的刻蚀深度决定，整个晶圆的加工一致性好，从而保证加速度传感器具有精确的过载限位保护作用。

第一内空腔高度h1决定了加速度传感器质量块向下运动时的运动距离，起到垂直方向向下限位的作用；同时第一内空腔高度h1也可以用来调整空气阻尼的大小，改善加速度传感器的动态性能。

第二内空腔高度h2决定了加速度传感器质量块向上运动时的运动距离，起到垂直方向向上限位的作用。

第一内空腔上的悬空硅膜结构厚度d1决定了加速度传感器的第一连接件的厚度、第二内空腔上的悬空硅膜结构厚度d2决定了限位挡板的厚度、第一内空腔与第二内空腔之间的硅膜厚度d3决定了第二连接件的厚度。

当然，此发明还可以有其他变换，并不局限于上述实施方式，本领域技术人员所具备的知识，还可以在不脱离本发明构思的前提下作出各种变化，这样的变化均应落在本发明的保护范围内。