1.一种接触电阻测试结构，适用于测量FinFET的接触电阻，包括一有源区，所述有源区上形成有若干鳍状结构，所述鳍状结构连接若干相互平行且垂直于所述鳍状结构的接触插塞，其特征在于，所述鳍状结构的周围还设有若干与所述接触插塞平行的虚拟插塞，所述虚拟插塞适于改变所述接触插塞周围的光照环境以便于所述接触插塞的尺寸实现。
2.根据权利要求1所述的接触电阻测试结构，其特征在于，所述有源区内形成有阱区，所述阱区上设有源/漏极区，所述源/漏极区上蚀刻有第一硅凹陷区和第二硅凹陷区；所述鳍状结构的两端分别位于所述第一硅凹陷区和所述第二硅凹陷区上；所述鳍状结构的一端连接有一个所述接触插塞，所述鳍状结构的另一端连接有两个所述接触插塞。
3.根据权利要求2所述的接触电阻测试结构，其特征在于，所述虚拟插塞包括多个第一虚拟插塞和多个第二虚拟插塞；所述第一虚拟插塞设有两排，且分别位于所述鳍状结构的两侧并与所述鳍状结构相隔一定的间距，所述第一虚拟插塞均置于所述鳍状结构两端相邻的接触插塞之间；所述第二虚拟插塞与所述接触插塞位于同一层，并通过所述接触插塞与所述第一虚拟插塞隔开，所述第二虚拟插塞与所述鳍状结构相连接。
4.根据权利要求2所述的接触电阻测试结构，其特征在于，所述接触插塞均连接有连接插塞。
5.根据权利要求4所述的接触电阻测试结构，其特征在于，所述连接插塞接电流源或电压表。
6.根据权利要求1所述的接触电阻测试结构，其特征在于，所述FinFET的接触电阻包括硅化物电阻和接触插塞电阻。
7.根据权利要求6所述的接触电阻测试结构，其特征在于，所述硅化物为SiGe或SiP。
8.根据权利要求2所述的接触电阻测试结构，其特征在于，所述阱区和源/漏极区具有相同的掺杂类型，所述阱区和源/漏极区同时为P型离子掺杂或N型离子掺杂。
9.根据权利要求1-8任一项所述的接触电阻测试结构，其特征在于，所述虚拟插塞的尺寸与所述接触插塞的尺寸相同。