并发性检测电路、光子检测器、脉冲式TOF传感器以及其实现方法与流程

本申请涉及图像领域，尤其涉及用于单光子雪崩二极管宏像素的并发性检测电路、光子检测器、脉冲式tof传感器以及其实现方法。

背景技术：

飞行时间测量法(tof)是一种有效地获取待测物体的深度信息的方法。对于测量光的飞行时间，现在至少有两种方法可以实现，分别是直接式tof测距法(d-tof)和间接式tof测距法(i-tof)。对于d-tof测距法，需要测量与光源同步的起始脉冲和当传感器接收到光信号后产生的停止脉冲之间的时间差，因此d-tof测距法也叫脉冲式tof测距法。对于i-tof测距法，需要测量发射的并且经过调制的正弦信号与接收到的光信号之间的相位差，然后利用相位差根据公式计算出时间差，因此i-tof测距法也叫相位式tof测距法。相位式tof测距法的优势是测量精度非常高，但是相位信号容易受到多周期的回波串扰，因此测量距离有限，适合近距离测距。脉冲式tof测距法与相位式tof测距法相比，测量的速度很快，因此不容易受到目标运动的影响，此外该方法抵抗环境光的能力非常强，可以对中远程距离的目标进行高精度的测距，因此在汽车无人驾驶方面展示出非常好的前景。

脉冲式tof测距技术一般使用红外，近红外以及中红外作为激光光源，在测得激光脉冲在待测目标与测距系统之间的往返的飞行时间后，可通过光速与飞行时间求得系统与目标之间的距离。

脉冲式tof传感器使用单光子雪崩二极管(singlephotonavalanchediode，spad)作为光子检测器。当反偏电压大于雪崩电压时，即在盖革模式下，单光子雪崩二极管吸收光子会产生电子－空穴对，在高反偏电压产生的强电场作用下电子－空穴对被加速，从而获得足够的能量，然后与晶格发生碰撞，形成连锁效应，形成大量的电子空穴对，产生雪崩现象，单个光子即可使雪崩光电二极管达到饱和光电流。

光子探测效率对于spad来说是一个非常关键的指标，当spad进行光子探测的时候，并不是所有入射光子都能探测到，因此我们把spad探测到的光子的数量与所有光子数量之间的比值称为光子探测效率，这个指标是用于衡量spad探测光的能力。随着spad两端的反偏电压的上升，光子探测效率会随之上升，但是与此同时，暗计数也会增加，随着暗计数的增加速度变快，光子探测效率会慢慢下降，因此在这个过程中光子探测效率会有一个极值。

由于单个光子的能力就足以使单光子雪崩二极管发生雪崩击穿，所以单光子雪崩二极管极易受到外界环境光和自身暗计数的干扰而产生自行击穿，从而产生错误的触发信号，严重影响脉冲式tof传感器测量深度的准确性。

技术实现要素：

本申请提供一种用于单光子雪崩二极管宏像素的并发性检测电路、光子检测器、脉冲式tof传感器以及其实现方法，能够在解决现在脉冲式tof传感器使用单光子雪崩二极管作为光子检测器时因为容易受到外界环境光和自身暗计数干扰而影响脉冲式tof传感器测量准确性的问题。

根据本申请的第一方面，本申请提供一种用于单光子雪崩二极管宏像素的并发性检测电路，单光子雪崩二极管宏像素包括至少一组单光子单元，每组单光子单元对应一并发性检测电路，每组单光子单元包括八个单光子雪崩二极管，每个单光子雪崩二极管连接一淬灭电路后输出触发信号，并发性检测电路接收触发信号并输出检测信号，其中，当每组单光子单元中有至少三个单光子雪崩二极管输出触发信号为高电平时，则对应的并发性检测电路输出检测信号为高电平，否则，并发性检测电路输出输出检测信号为低电平。

优选地，每组单光子单元中的每个单光子雪崩二极管连接淬灭电路至输出端口，输出端口依次标记为端口1、端口2、端口3、端口4、端口5、端口6、端口7以及端口8；并发性检测电路包括：四个半加器，半加器依次排列并标记为第一半加器、第二半加器、第三半加器以及第四半加器，第一半加器的加数端分别连接端口1和端口2，第二半加器的加数端分别连接端口3和端口4，第三半加器的加数端分别连接端口5和端口6，第四半加器的加数端分别连接端口7和端口8；七个或门，或门依次排列并标记为第一或门、第二或门、第三或门、第四或门、第五或门、第六或门以及第七或门，其中，第一或门连接端口3、端口4、端口5、端口6、端口7以及端口8，第二或门连接端口1、端口2、端口5、端口6、端口7以及端口8，第三或门连接端口1、端口2、端口3、端口4、端口7以及端口8，第四或门连接端口1、端口2、端口3、端口4、端口5以及端口6；八个与门，与门依次排列标记为第一与门、第二与门、第三与门、第四与门、第五与门、第六与门、第七与门以及第八与门，其中，第一与门连接第一半加器、第二半加器以及第三半加器的和端，第二与门连接第一半加器的进位端以及第一或门的输出端，第三与门连接第一半加器、第二半加器以及第四半加器的和端，第四与门连接第二半加器的进位端以及第二或门的输出端，第五与门连接第一半加器、第三半加器以及第四半加器的和端，第六与门连接第三半加器的进位端以及第三或门的输出端，第七与门连接除第二半加器、第三半加器以及第四半加器的和端，第八与门连接第四半加器的进位端以及第四或门的输出端，第一与门、第二与门、第三与门、第四与门的输出端连接第五或门，第五与门、第六与门、第七与门、第八与门的输出端连接第六或门，第五或门以及第六或门的输出端均连接第七或门，第七或门的输出端输出检测信号。

根据本申请的第二方面，本申请提供一种光子检测器，包括：单光子雪崩二极管宏像素，包括：至少一组单光子单元，每组单光子单元包括八个单光子雪崩二极管；至少一组淬灭电路单元，其包括八个输入端、八个输出端以及对应每个单光子雪崩二极管的淬灭电路，淬灭电路的输入端与单光子雪崩二极管的输出端连接，淬灭电路单元的输出端输出触发信号；至少一并发性检测电路，其对应单光子单元设置，其包括八个输入端以及一输出端，并发性检测电路的输入端与淬灭电路的输出端连接，其中，当每组单光子单元中有至少三个单光子雪崩二极管输出触发信号为高电平时，则其对应的并发性检测电路输出检测信号为高电平，否则，并发性检测电路输出检测信号为低电平；以及计数和信号处理单元，其连接并发性检测电路，当并发性检测电路输出高电平时，计算单光子雪崩二极管宏像素所检测到的光子的飞行时间，并根据飞行时间分别计算目标物体的距离信息。

优选地，每组单光子单元中的每个单光子雪崩二极管连接淬灭电路至输出端口，输出端口依次标记为端口1、端口2、端口3、端口4、端口5、端口6、端口7以及端口8；并发性检测电路包括：四个半加器，半加器依次排列并标记为第一半加器、第二半加器、第三半加器以及第四半加器，第一半加器的加数端分别连接端口1和端口2，第二半加器的加数端分别连接端口3和端口4，第三半加器的加数端分别连接端口5和端口6，第四半加器的加数端分别连接端口7和端口8；七个或门，或门依次排列并标记为第一或门、第二或门、第三或门、第四或门、第五或门、第六或门以及第七或门，其中，第一或门连接端口3、端口4、端口5、端口6、端口7以及端口8，第二或门连接端口1、端口2、端口5、端口6、端口7以及端口8，第三或门连接端口1、端口2、端口3、端口4、端口7以及端口8，第四或门连接端口1、端口2、端口3、端口4、端口5以及端口6；八个与门，与门依次排列标记为第一与门、第二与门、第三与门、第四与门、第五与门、第六与门、第七与门以及第八与门，其中，第一与门连接第一半加器、第二半加器以及第三半加器的和端，第二与门连接第一半加器的进位端以及第一或门的输出端，第三与门连接第一半加器、第二半加器以及第四半加器的和端，第四与门连接第二半加器的进位端以及第二或门的输出端，第五与门连接第一半加器、第三半加器以及第四半加器的和端，第六与门连接第三半加器的进位端以及第三或门的输出端，第七与门连接除第二半加器、第三半加器以及第四半加器的和端，第八与门连接第四半加器的进位端以及第四或门的输出端；第一与门、第二与门、第三与门、第四与门的输出端连接第五或门，第五与门、第六与门、第七与门、第八与门的输出端连接第六或门，第五或门以及第六或门的输出端均连接第七或门，第七或门的输出端输出检测信号。

根据本申请的第三方面，本申请提供一种脉冲式tof传感器，其包括如上述的光子检测器。

根据本申请的第四方面，本申请提供一种用于单光子雪崩二极管宏像素并发性检测电路的实现方法，包括：设置单光子雪崩二极管宏像素包括至少一组单光子单元，每组单光子单元对应一并发性检测电路，每组单光子单元对应一并发性检测电路，每组单光子单元包括八个单光子雪崩二极管，每个单光子雪崩二极管连接一淬灭电路后输出触发信号；设置并发性检测电路接收触发信号并输出检测信号，其中，当每组单光子单元中有至少三个单光子雪崩二极管输出触发信号为高电平时，则对应的并发性检测电路输出检测信号为高电平，否则，并发性检测电路输出输出检测信号为低电平。

优选地，在设置光子雪崩二极管宏像素的步骤中，包括：设置每组单光子单元中的每个单光子雪崩二极管连接淬灭电路至输出端口，输出端口依次标记为端口1、端口2、端口3、端口4、端口5、端口6、端口7以及端口8；在置设置并发性检测电路的步骤中，包括：设置并发性检测电路包括：四个半加器，半加器依次排列并标记为第一半加器、第二半加器、第三半加器以及第四半加器，第一半加器的加数端分别连接端口1和端口2，第二半加器的加数端分别连接端口3和端口4，第三半加器的加数端分别连接端口5和端口6，第四半加器的加数端分别连接端口7和端口8；七个或门，或门依次排列并标记为第一或门、第二或门、第三或门、第四或门、第五或门、第六或门以及第七或门，其中，第一或门连接端口3、端口4、端口5、端口6、端口7以及端口8，第二或门连接端口1、端口2、端口5、端口6、端口7以及端口8，第三或门连接端口1、端口2、端口3、端口4、端口7以及端口8，第四或门连接端口1、端口2、端口3、端口4、端口5以及端口6；八个与门，与门依次排列标记为第一与门、第二与门、第三与门、第四与门、第五与门、第六与门、第七与门以及第八与门，其中，第一与门连接第一半加器、第二半加器以及第三半加器的和端，第二与门连接第一半加器的进位端以及第一或门的输出端，第三与门连接第一半加器、第二半加器以及第四半加器的和端，第四与门连接第二半加器的进位端以及第二或门的输出端，第五与门连接第一半加器、第三半加器以及第四半加器的和端，第六与门连接第三半加器的进位端以及第三或门的输出端，第七与门连接除第二半加器、第三半加器以及第四半加器的和端，第八与门连接第四半加器的进位端以及第四或门的输出端；第一与门、第二与门、第三与门、第四与门的输出端连接第五或门，第五与门、第六与门、第七与门、第八与门的输出端连接第六或门，第五或门以及第六或门的输出端均连接第七或门，第七或门的输出端输出检测信号。

根据本申请的第四方面，本申请提供一种光子检测器的实现方法，方法包括：设置单光子雪崩二极管宏像素，包括：至少一组单光子单元，每组单光子单元包括八个单光子雪崩二极管；设置至少一组淬灭电路单元，其包括八个输入端、八个输出端以及对应每个单光子雪崩二极管的淬灭电路，淬灭电路的输入端与单光子雪崩二极管的输出端连接，淬灭电路单元的输出端输出触发信号；设置至少一并发性检测电路，其对应单光子单元设置，其包括八个输入端以及一输出端，并发性检测电路的输入端与淬灭电路的输出端连接，其中，当每组单光子单元中有至少三个单光子雪崩二极管输出触发信号为高电平时，则其对应的并发性检测电路输出检测信号为高电平，否则，并发性检测电路输出检测信号为低电平；以及设置计数和信号处理单元，其连接并发性检测电路，当并发性检测电路输出高电平时，计算单光子雪崩二极管宏像素所检测到的光子的飞行时间，并根据飞行时间分别计算目标物体的距离信息。

优选地，在设置光子雪崩二极管宏像素的步骤中，包括：设置每组单光子单元中的每个单光子雪崩二极管连接淬灭电路至输出端口，输出端口依次标记为端口1、端口2、端口3、端口4、端口5、端口6、端口7以及端口8；在设置并发性检测电路的步骤中，包括：设置并发性检测电路包括：四个半加器，半加器依次排列并标记为第一半加器、第二半加器、第三半加器以及第四半加器，第一半加器的加数端分别连接端口1和端口2，第二半加器的加数端分别连接端口3和端口4，第三半加器的加数端分别连接端口5和端口6，第四半加器的加数端分别连接端口7和端口8；七个或门，或门依次排列并标记为第一或门、第二或门、第三或门、第四或门、第五或门、第六或门以及第七或门，其中，第一或门连接端口3、端口4、端口5、端口6、端口7以及端口8，第二或门连接端口1、端口2、端口5、端口6、端口7以及端口8，第三或门连接端口1、端口2、端口3、端口4、端口7以及端口8，第四或门连接端口1、端口2、端口3、端口4、端口5以及端口6；八个与门，与门依次排列标记为第一与门、第二与门、第三与门、第四与门、第五与门、第六与门、第七与门以及第八与门，其中，第一与门连接第一半加器、第二半加器以及第三半加器的和端，第二与门连接第一半加器的进位端以及第一或门的输出端，第三与门连接第一半加器、第二半加器以及第四半加器的和端，第四与门连接第二半加器的进位端以及第二或门的输出端，第五与门连接第一半加器、第三半加器以及第四半加器的和端，第六与门连接第三半加器的进位端以及第三或门的输出端，第七与门连接除第二半加器、第三半加器以及第四半加器的和端，第八与门连接第四半加器的进位端以及第四或门的输出端；第一与门、第二与门、第三与门、第四与门的输出端连接第五或门，第五与门、第六与门、第七与门、第八与门的输出端连接第六或门，第五或门以及第六或门的输出端均连接第七或门，第七或门的输出端输出检测信号。

根据本申请的第五方面，本申请提供一种脉冲式tof传感器的实现方法，设置包括如上所述的光子检测器。

本申请的有益效果在于：通过设计单光子雪崩二极管宏像素以及用于单光子雪崩二极管宏像素的并发性检测电路，其中，并发性检测电路是通过逻辑门设计的“八选三”的逻辑选通电路，当单光子雪崩二极管宏像素中的单光子单元中有至少三个单光子雪崩二极管探测到光信号时，并发性检测电路则接收到至少三个电平为高电平的触发信号，并发性检测电路输出高电平以表示当前接收到的光子信号是有效的，可以用作深度计算，否则，当前接收到的光子信号可能是由外界的环境光所引起的，应该予以过滤掉，通过对单光子雪崩二极管所收集到的光子引发脉冲信号进行时间并发性的筛选，有效地避免了单个单光子雪崩二极管被环境光中的光子“误触发”的错误触发信号产生的干扰，以及雪崩二极管自身暗电流引发的雪崩信号的干扰，有效地降低了外界因素引发的雪崩脉冲数量比例，提高了探测激光脉冲光子引发的雪崩信号的比例，进而提高了飞行时间测量的准确性。

附图说明

图1是本申请第一实施例中的单光子雪崩二极管宏像素的示意图；

图2是本申请第二实施例中并发性检测电路的示意图；

图3是本申请第三实施例中光子检测器的原理图；

图4是本申请第五实施例中用于单光子雪崩二极管宏像素并发性检测电路的实现方法的流程图；

图5是本申请第六实施例中用于单光子雪崩二极管宏像素并发性检测电路的实现方法的流程图；

图6是本申请第七实施例中光子检测器的实现方法的流程图。

附图标记说明：单光子雪崩二极管宏像素301淬灭电路单元302并发性检测电路303计数和信号处理单元304第一半加器b1第二半加器b2第三半加器b3第四半加器b4第一或门h1第二或门h2第三或门h3第四或门h4第五或门h5第六或门h6第七或门h7第一与门m1第二与门m2第三与门m3第四与门m4第五与门m5第六与门m6第七与门m7第八与门m8。

具体实施方式

下面通过具体实施方式结合附图对本申请作进一步详细说明。

本申请的构思是：通过单光子雪崩二极管宏像素以及用于单光子雪崩二极管宏像素的并发性检测电路，其中，并发性检测电路是通过逻辑门设计的“八选三”的逻辑选通电路，能够排除外界环境光以及暗计数产生的无效干扰雪崩信号，提升了脉冲式tof传感器测量的准确性。

实施例一：

请参阅图1，本申请提出一种用于单光子雪崩二极管宏像素的并发性检测电路，单光子雪崩二极管宏像素包括至少一组单光子单元，每组单光子单元对应一并发性检测电路，每组单光子单元包括八个单光子雪崩二极管，每个单光子雪崩二极管连接一淬灭电路后输出触发信号。

并发性检测电路接收触发信号并输出检测信号，其中，当每组单光子单元中有至少三个单光子雪崩二极管输出触发信号为高电平时，则对应的并发性检测电路输出检测信号为高电平，否则，并发性检测电路输出输出检测信号为低电平。

相比于探测光脉冲信号，外界环境中的光子在同一时间共同击中宏像素中的多个雪崩二极管的概率是很低的，而多个雪崩二极管在同一时间因自身的暗电流产生雪崩击穿的概率也较低，因此，当该组的单光子单元对应的并发性检测电路在接收到触发信号输出为高电平时，则认为当前接收到的光子信号是有效的，可以用作深度计算，否则，当前接收到的光子信号可能是由外界的环境光所引起的，应该予以过滤掉。

实施例二：

请参阅图1和图2，每组单光子单元中的每个单光子雪崩二极管连接淬灭电路至输出端口，输出端口依次标记为端口1、端口2、端口3、端口4、端口5、端口6、端口7以及端口8。

并发性检测电路包括：

四个半加器，半加器依次排列并标记为第一半加器b1、第二半加器b2、第三半加器b3以及第四半加器b4，第一半加器b1的加数端分别连接端口1和端口2，第二半加器b2的加数端分别连接端口3和端口4，第三半加器b3的加数端分别连接端口5和端口6，第四半加器b4的加数端分别连接端口7和端口8；

七个或门，或门依次排列并标记为第一或门h1、第二或门h2、第三或门h3、第四或门h4、第五或门h5、第六或门h6以及第七或门h7，其中，第一或门h1连接端口3、端口4、端口5、端口6、端口7以及端口8，第二或门h2连接端口1、端口2、端口5、端口6、端口7以及端口8，第三或门h3连接端口1、端口2、端口3、端口4、端口7以及端口8，第四或门h4连接端口1、端口2、端口3、端口4、端口5以及端口6；

八个与门，与门依次排列标记为第一与门m1、第二与门m2、第三与门m3、第四与门m4、第五与门m5、第六与门m6、第七与门m7以及第八与门m8，其中，第一与门m1连接第一半加器b1、第二半加器b2以及第三半加器b3的和端，第二与门m2连接第一半加器b1的进位端以及第一或门h1的输出端，第三与门m3连接第一半加器b1、第二半加器b2以及第四半加器b4的和端，第四与门m4连接第二半加器b2的进位端以及第二或门h2的输出端，第五与门m5连接第一半加器b1、第三半加器b3以及第四半加器b4的和端，第六与门m6连接第三半加器b3的进位端以及第三或门h3的输出端，第七与门m7连接除第二半加器b2、第三半加器b3以及第四半加器b4的和端，第八与门m8连接第四半加器b4的进位端以及第四或门h4的输出端；

第一与门m1、第二与门m2、第三与门m3、第四与门m4的输出端连接第五或门h5，第五与门m5、第六与门m6、第七与门m7、第八与门m8的输出端连接第六或门h6，第五或门h5以及第六或门h6的输出端均连接第七或门h7，第七或门h7的输出端输出检测信号。

可以看到，并发性检测电路是由逻辑门设计而成，在第一阶段，使用半加器检测两个输入中的并发性，从而判断它们的执行输出，信号经过第二阶段的半加器进行判断，然后，这些信号通过一系列延迟元件和与门传播到或门并输出一个高电平脉冲信号，这些延迟元件的作用是为了补偿不同传播路径中因为逻辑门种类和数量存在的差异而引起的路径时间差，使输入信号所经过的不同路径的传播时间的不匹配最小化。

下面结合图1和2来说明本实施例的工作原理。

当单光子单元中有四个单光子雪崩二极管接收到光信号，则单光子单元有四个输出端口输出高电平的触发信号，假设端口1、端口2、端口5以及端口6输出高电平的触发信号，端口3、端口4、端口7以及端口8输出低电平的触发信号。亦既是说，第一半加器b1的加数端a、加数端b均接收到高电平信号，第三半加器b3的加数端a、加数端b均接收到高电平信号，第二半加器b2和第四半加器b3的加数端接收到的是低电平信号。因此，第一半加器b1的和端输出为0，进位端输出为1，第二半加器b2的和端输出为0，进位端输出为0，第三半加器b3的和端输出为0，进位端输出为1，第四半加器b4的和端输出为0，进位端输出为0，第一或门h1的输出端输出为1，第二或门h2的输出端输出为1，第三或门h3的输出端输出为1，第四或门h4的输出端输出为1。

此时，第一与门m1的输出端输出为0，第二与门m2的输出端输出为1，第三与门m3的输出端输出为0，第四与门m4的输出端输出为0，第五与门m5的输出端输出为0，第六与门m6的输出端输出为1，第七与门m7的输出端输出为0，第八与门m8的输出端输出为0。第五或门h5的输出端输出为1，第六或门h6的输出端输出为1，第七或门h7的输出端输出1，为高电平，亦既是并发性检测电路输出的检测信号是高电平。

通过设计单光子雪崩二极管宏像素以及用于单光子雪崩二极管宏像素的并发性检测电路，其中，并发性检测电路是通过逻辑门设计的“八选三”的逻辑选通电路，当单光子雪崩二极管宏像素中的单光子单元中有至少三个单光子雪崩二极管探测到光信号时，并发性检测电路则接收到四个电平为高电平的触发信号，并发性检测电路输出高电平以表示当前接收到的光子信号是有效的，可以用作深度计算，否则，当前接收到的光子信号可能是由外界的环境光所引起的，应该予以过滤掉，通过对单光子雪崩二极管所收集到的光子引发脉冲信号进行时间并发性的筛选，有效地避免了单个单光子雪崩二极管被环境光中的光子“误触发”的错误触发信号产生的干扰，以及雪崩二极管自身暗电流引发的雪崩信号的干扰，有效地降低了外界因素引发的雪崩脉冲数量比例，提高了探测激光脉冲光子引发的雪崩信号的比例，进而提高了飞行时间测量的准确性。

实施例三：

请参阅图1至图3，本申请还提出一种光子检测器，包括：

单光子雪崩二极管宏像素301，包括：至少一组单光子单元，每组单光子单元包括八个单光子雪崩二极管。

至少一组淬灭电路单元302，其包括八个输入端、八个输出端以及对应每个单光子雪崩二极管的淬灭电路，淬灭电路的输入端与单光子雪崩二极管的输出端连接，淬灭电路单元的输出端输出触发信号。

至少一并发性检测电路303，其对应单光子单元设置，其包括八个输入端以及一输出端，并发性检测电路的输入端与淬灭电路的输出端连接，其中，当每组单光子单元中有至少三个单光子雪崩二极管输出触发信号为高电平时，则其对应的并发性检测电路输出检测信号为高电平，否则，并发性检测电路输出检测信号为低电平；以及

计数和信号处理单元304，其连接并发性检测电路，当并发性检测电路输出高电平时，计算单光子雪崩二极管宏像素所检测到的光子的飞行时间，并根据飞行时间分别计算目标物体的距离信息。

本实施例中，每组单光子单元中的每个单光子雪崩二极管连接淬灭电路至输出端口，输出端口依次标记为端口1、端口2、端口3、端口4、端口5、端口6、端口7以及端口8。

并发性检测电路包括：

四个半加器，半加器依次排列并标记为第一半加器b1、第二半加器b2、第三半加器b3以及第四半加器b4，第一半加器b1的加数端分别连接端口1和端口2，第二半加器b2的加数端分别连接端口3和端口4，第三半加器b3的加数端分别连接端口5和端口6，第四半加器b4的加数端分别连接端口7和端口8；

七个或门，或门依次排列并标记为第一或门h1、第二或门h2、第三或门h3、第四或门h4、第五或门h5、第六或门h6以及第七或门h7，其中，第一或门h1连接端口3、端口4、端口5、端口6、端口7以及端口8，第二或门h2连接端口1、端口2、端口5、端口6、端口7以及端口8，第三或门h3连接端口1、端口2、端口3、端口4、端口7以及端口8，第四或门h4连接端口1、端口2、端口3、端口4、端口5以及端口6；

八个与门，与门依次排列标记为第一与门m1、第二与门m2、第三与门m3、第四与门m4、第五与门m5、第六与门m6、第七与门m7以及第八与门m8，其中，第一与门m1连接第一半加器b1、第二半加器b2以及第三半加器b3的和端，第二与门m2连接第一半加器b1的进位端以及第一或门h1的输出端，第三与门m3连接第一半加器b1、第二半加器b2以及第四半加器b4的和端，第四与门m4连接第二半加器b2的进位端以及第二或门h2的输出端，第五与门m5连接第一半加器b1、第三半加器b3以及第四半加器b4的和端，第六与门m6连接第三半加器b3的进位端以及第三或门h3的输出端，第七与门m7连接除第二半加器b2、第三半加器b3以及第四半加器b4的和端，第八与门m8连接第四半加器b4的进位端以及第四或门h4的输出端，第一与门m1、第二与门m2、第三与门m3、第四与门m4的输出端连接第五或门h5，第五与门m5、第六与门m6、第七与门m7、第八与门m8的输出端连接第六或门h6，第五或门h5以及第六或门h6的输出端均连接第七或门h7，第七或门h7的输出端输出检测信号。

可以看到，并发性检测电路是由逻辑门设计而成，在第一阶段，使用半加器检测两个输入中的并发性，从而判断它们的执行输出，信号经过第二阶段的半加器进行判断，然后，这些信号通过一系列延迟元件和与门传播到或门并输出一个高电平脉冲信号，这些延迟元件的作用是为了补偿不同传播路径中因为逻辑门种类和数量存在的差异而引起的路径时间差，使输入信号所经过的不同路径的传播时间的不匹配最小化。

下面结合图1至图3来说明本实施例的工作原理。

当单光子单元中有四个单光子雪崩二极管接收到光信号，则单光子单元有四个输出端口输出高电平的触发信号，假设端口1、端口2、端口5以及端口6输出高电平的触发信号，端口3、端口4、端口7以及端口8输出低电平的触发信号。

亦既是说，第一半加器b1的加数端a、加数端b均接收到高电平信号，第三半加器b3的加数端a、加数端b均接收到高电平信号，第二半加器b2和第四半加器b3的加数端接收到的是低电平信号。因此，第一半加器b1的和端输出为0，进位端输出为1，第二半加器b2的和端输出为0，进位端输出为0，第三半加器b3的和端输出为0，进位端输出为1，第四半加器b4的和端输出为0，进位端输出为0，第一或门h1的输出端输出为1，第二或门h2的输出端输出为1，第三或门h3的输出端输出为1，第四或门h4的输出端输出为1。

此时，第一与门m1的输出端输出为0，第二与门m2的输出端输出为1，第三与门m3的输出端输出为0，第四与门m4的输出端输出为0，第五与门m5的输出端输出为0，第六与门m6的输出端输出为1，第七与门m7的输出端输出为0，第八与门m8的输出端输出为0。第五或门h5的输出端输出为1，第六或门h6的输出端输出为1，第七或门h7的输出端输出1，为高电平，亦既是并发性检测电路输出的检测信号是高电平。

通过设计单光子雪崩二极管宏像素以及用于单光子雪崩二极管宏像素的并发性检测电路，其中，并发性检测电路是通过逻辑门设计的“八选三”的逻辑选通电路，当单光子雪崩二极管宏像素中的单光子单元中有至少三个单光子雪崩二极管探测到光信号时，并发性检测电路则接收到四个电平为高电平的触发信号，并发性检测电路输出高电平以表示当前接收到的光子信号是有效的，可以用作深度计算，否则，当前接收到的光子信号可能是由外界的环境光所引起的，应该予以过滤掉，通过对单光子雪崩二极管所收集到的光子引发脉冲信号进行时间并发性的筛选，有效地避免了单个单光子雪崩二极管被环境光中的光子“误触发”的错误触发信号产生的干扰，以及雪崩二极管自身暗电流引发的雪崩信号的干扰，有效地降低了外界因素引发的雪崩脉冲数量比例，提高了探测激光脉冲光子引发的雪崩信号的比例，进而提高了飞行时间测量的准确性。

实施例四：

本申请还提出一种脉冲式tof传感器，其包括如上所述的光子检测器。

实施例五：

请参阅图4，本申请还提出一种用于单光子雪崩二极管宏像素并发性检测电路的实现方法，包括：

步骤s401：设置单光子雪崩二极管宏像素包括至少一组单光子单元，每组单光子单元对应一并发性检测电路，每组单光子单元包括八个单光子雪崩二极管，每个单光子雪崩二极管连接一淬灭电路后输出触发信号。

步骤s402：设置并发性检测电路接收触发信号并输出检测信号，其中，当每组单光子单元中有至少三个单光子雪崩二极管输出触发信号为高电平时，则并发性检测电路输出检测信号为高电平，否则，并发性检测电路输出输出检测信号为低电平。

相比于探测光脉冲信号，外界环境中的光子在同一时间共同击中宏像素中的多个雪崩二极管的概率是很低的，而多个雪崩二极管在同一时间因自身的暗电流产生雪崩击穿的概率也较低，因此，当该组的单光子单元对应的并发性检测电路在接收到触发信号输出为高电平时，则认为当前接收到的光子信号是有效的，可以用作深度计算，否则，当前接收到的光子信号可能是由外界的环境光所引起的，应该予以过滤掉。

实施例六：

请参阅图4和图5，本申请提出还一种用于单光子雪崩二极管宏像素并发性检测电路的实现方法，包括：

步骤s501：设置每组单光子单元中的每个单光子雪崩二极管连接淬灭电路至输出端口，输出端口依次标记为端口1、端口2、端口3、端口4、端口5、端口6、端口7以及端口8。

步骤s502：设置并发性检测电路，并发性检测电路包括：四个半加器，半加器依次排列并标记为第一半加器b1、第二半加器b2、第三半加器b3以及第四半加器b4，第一半加器b1的加数端分别连接端口1和端口2，第二半加器b2的加数端分别连接端口3和端口4，第三半加器b3的加数端分别连接端口5和端口6，第四半加器b4的加数端分别连接端口7和端口8；

七个或门，或门依次排列并标记为第一或门h1、第二或门h2、第三或门h3、第四或门h4、第五或门h5、第六或门h6以及第七或门h7，其中，第一或门h1连接端口3、端口4、端口5、端口6、端口7以及端口8，第二或门h2连接端口1、端口2、端口5、端口6、端口7以及端口8，第三或门h3连接端口1、端口2、端口3、端口4、端口7以及端口8，第四或门h4连接端口1、端口2、端口3、端口4、端口5以及端口6；

八个与门，与门依次排列标记为第一与门m1、第二与门m2、第三与门m3、第四与门m4、第五与门m5、第六与门m6、第七与门m7以及第八与门m8，其中，第一与门m1连接第一半加器b1、第二半加器b2以及第三半加器b3的和端，第二与门m2连接第一半加器b1的进位端以及第一或门h1的输出端，第三与门m3连接第一半加器b1、第二半加器b2以及第四半加器b4的和端，第四与门m4连接第二半加器b2的进位端以及第二或门h2的输出端，第五与门m5连接第一半加器b1、第三半加器b3以及第四半加器b4的和端，第六与门m6连接第三半加器b3的进位端以及第三或门h3的输出端，第七与门m7连接除第二半加器b2、第三半加器b3以及第四半加器b4的和端，第八与门m8连接第四半加器b4的进位端以及第四或门h4的输出端；

第一与门m1、第二与门m2、第三与门m3、第四与门m4的输出端连接第五或门h5，第五与门m5、第六与门m6、第七与门m7、第八与门m8的输出端连接第六或门h6，第五或门h5以及第六或门h6的输出端均连接第七或门h7，第七或门h7的输出端输出检测信号。

实施例七：

请参阅图6，本申请还提出一种光子检测器的实现方法，方法包括：

步骤s601：设置单光子雪崩二极管宏像素，包括：至少一组单光子单元，每组单光子单元包括八个单光子雪崩二极管。

步骤s602：设置至少一组淬灭电路单元，其包括八个输入端、八个输出端以及对应每个单光子雪崩二极管的淬灭电路，淬灭电路的输入端与单光子雪崩二极管的输出端连接，淬灭电路单元的输出端输出触发信号。

在步骤s602中，包括：

步骤s6021：设置每组单光子单元中的每个单光子雪崩二极管连接淬灭电路至输出端口，输出端口依次标记为端口1、端口2、端口3、端口4、端口5、端口6、端口7以及端口8。

步骤s6021：设置并发性检测电路，并发性检测电路包括：

四个半加器，半加器依次排列并标记为第一半加器b1、第二半加器b2、第三半加器b3以及第四半加器b4，第一半加器b1的加数端分别连接端口1和端口2，第二半加器b2的加数端分别连接端口3和端口4，第三半加器b3的加数端分别连接端口5和端口6，第四半加器b4的加数端分别连接端口7和端口8；

七个或门，或门依次排列并标记为第一或门h1、第二或门h2、第三或门h3、第四或门h4、第五或门h5、第六或门h6以及第七或门h7，其中，第一或门h1连接端口3、端口4、端口5、端口6、端口7以及端口8，第二或门h2连接端口1、端口2、端口5、端口6、端口7以及端口8，第三或门h3连接端口1、端口2、端口3、端口4、端口7以及端口8，第四或门h4连接端口1、端口2、端口3、端口4、端口5以及端口6；

八个与门，与门依次排列标记为第一与门m1、第二与门m2、第三与门m3、第四与门m4、第五与门m5、第六与门m6、第七与门m7以及第八与门m8，其中，第一与门m1连接第一半加器b1、第二半加器b2以及第三半加器b3的和端，第二与门m2连接第一半加器b1的进位端以及第一或门h1的输出端，第三与门m3连接第一半加器b1、第二半加器b2以及第四半加器b4的和端，第四与门m4连接第二半加器b2的进位端以及第二或门h2的输出端，第五与门m5连接第一半加器b1、第三半加器b3以及第四半加器b4的和端，第六与门m6连接第三半加器b3的进位端以及第三或门h3的输出端，第七与门m7连接除第二半加器b2、第三半加器b3以及第四半加器b4的和端，第八与门m8连接第四半加器b4的进位端以及第四或门h4的输出端，第一与门m1、第二与门m2、第三与门m3、第四与门m4的输出端连接第五或门h5，第五与门m5、第六与门m6、第七与门m7、第八与门m8的输出端连接第六或门h6，第五或门h5以及第六或门h6的输出端均连接第七或门h7，第七或门h7的输出端输出检测信号。

步骤s603：设置至少一并发性检测电路，其对应单光子单元设置，其包括八个输入端以及一输出端，并发性检测电路的输入端与淬灭电路的输出端连接，其中，当每组单光子单元中有至少三个单光子雪崩二极管输出触发信号为高电平时，则其对应的并发性检测电路输出检测信号为高电平，否则，并发性检测电路输出检测信号为低电平。

步骤s604：设置计数和信号处理单元，其连接并发性检测电路，当并发性检测电路输出高电平时，计算单光子雪崩二极管宏像素所检测到的光子的飞行时间，并根据飞行时间分别计算目标物体的距离信息。

实施例八：

本申请还提出一种脉冲式tof传感器的实现方法，其包括如上所述的光子检测器。

值得注意的是，这里的单光子雪崩二极管宏像素可以包括两组或者两组以上的单光子单元。

本申请的有益效果在于：通过设计单光子雪崩二极管宏像素以及用于单光子雪崩二极管宏像素的并发性检测电路，其中，并发性检测电路是通过逻辑门设计的“八选三”的逻辑选通电路，当单光子雪崩二极管宏像素中的单光子单元中有至少三个单光子雪崩二极管探测到光信号时，并发性检测电路则接收到四个电平为高电平的触发信号，并发性检测电路输出高电平以表示当前接收到的光子信号是有效的，可以用作深度计算，否则，当前接收到的光子信号可能是由外界的环境光所引起的，应该予以过滤掉，通过对单光子雪崩二极管所收集到的光子引发脉冲信号进行时间并发性的筛选，有效地避免了单个单光子雪崩二极管被环境光中的光子“误触发”的错误触发信号产生的干扰，以及雪崩二极管自身暗电流引发的雪崩信号的干扰，有效地降低了外界因素引发的雪崩脉冲数量比例，提高了探测激光脉冲光子引发的雪崩信号的比例，进而提高了飞行时间测量的准确性。

本领域技术人员可以理解，上述实施方式中各种方法的全部或部分步骤可以通过程序来指令相关硬件完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器、随机存取存储器、磁盘或光盘等。

以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请发明构思的前提下，还可以做出若干简单推演或替换。