1.一种被结合在分层结构中的应力传感器，所述分层结构包括多层(mn、mn+1)，所述多层包括电导体(1、3、4)和用于互连不同层的导体的通孔连接(7、8)，各层的所述导体和通孔连接被嵌入在介电材料(2)的层中，所述应力传感器包括：
-在所述分层结构的第一层(mn)中的第一导体(1)，所述第一导体执行晶体管的栅电极的功能，
-与所述第一导体(1)接触的介电层(5)，所述层执行所述晶体管的栅极介电的功能，
-在所述介电层(5)上的一部分(6)半导体材料，所述部分执行所述晶体管的沟道的功能，
-与所述沟道(6)电接触的第一和第二通孔(7、8)，所述第一和第二通孔分别执行所述晶体管的源极和漏极的功能，所述通孔(7、8)在与所述第一层(mn)相邻的第二层(mn+1)中被电连接到各个导体(3、4)，
其中，所述通孔(7)中的至少一个通孔，以下称为“伪通孔”，由其电阻对沿所述通孔方向作用在所述分层结构上的机械应力敏感的材料形成，并且其中所述至少一个伪通孔(7)的所述电阻对所述机械应力的敏感性足以通过在所述晶体管处于导通状态时读出所述晶体管的所述漏极电流来对所述应力进行测量。
2.如权利要求1所述的应力传感器，其特征在于，所述沟道(6)和所述至少一个伪通孔(7)由同一材料形成。
3.如权利要求2所述的应力传感器，其特征在于，所述至少一个伪通孔(7)和所述沟道(6)被掺杂，并且其中所述至少一个伪通孔(7)中的掺杂剂密度与所述沟道(6)中的所述密度不同。
4.如前述权利要求中任一项所述的应力传感器，其特征在于，所述至少一个伪通孔(7)由非晶硅或多晶硅形成。
5.如权利要求1至3中任一项所述的应力传感器，其特征在于，所述至少一个伪通孔(7)由铟镓锌氧化物(igzo)形成。
6.如前述权利要求中任一项所述的应力传感器，其特征在于，所述第一和第二通孔(7、8)两者都是伪通孔。
7.如前述权利要求中任一项所述的应力传感器，其特征在于，仅所述第一通孔(7)是伪通孔，并且其中所述第二通孔(8)通过所述第二通孔(8)和所述沟道(6)之间的接触材料(10)被连接到所述沟道(6)。
8.如权利要求1所述的应力传感器，其特征在于，所述至少一个伪通孔的所述电阻的敏感性高于或等于50ppm/mpa。
9.一种包括分层结构的微电子元件，所述分层结构包括多层(mn、mn+1)，所述多层包括电导体(1、3、4)和用于互连不同层的导体的通孔连接(7、8)，各层的所述导体和通孔连接被嵌入在介电材料(2)的层中，并且其中根据权利要求1至6中任一项权利要求所述的至少一个传感器被结合在所述微电子元件的分层结构中。
10.如权利要求9所述的元件，其特征在于，多个传感器跨所述分层结构的至少一部分的表面区域分布，并且其中所述多个传感器能够通过耦合到所述传感器的栅电极(1)的字线(16、16’、16”)和通过多个位线(15、15’)来访问，每个位线将传感器子组的源电极或漏电极互连。
11.如权利要求10所述的元件，其特征在于，所述传感器以规则间隔的二维阵列布置。
12.如权利要求9至11中任一项所述的元件，其特征在于，所述元件是集成电路管芯，并且其中所述分层结构是所述管芯的后道工艺(beol)部分。
13.如权利要求9至12中任一项所述的元件，其特征在于，所述介电材料(2)是低k介电材料。
14.如权利要求1至8中任一项所述的传感器的用途，用于测量在垂直于分层结构的各层的方向上的应力，所述分层结构包括多层(mn、mn+1)，所述多层包括电导体(1、3、4)和用于互连不同层的导体的通孔连接(7、8)，各层的所述导体和通孔连接被嵌入在介电材料(2)的层中。
15.如权利要求14所述的用途，其特征在于，应力传感器的二维阵列被包括在集成电路芯片的beol部分的设计中，并且其中所述用途包括以下阶段：
-在处理晶片上制造多个芯片，每个芯片包括所述传感器阵列，
-使所述处理晶片受到机械应力，
-测量所述传感器所在位置处的应力，从而确定所述芯片的所述beol部分中的任何薄弱点，
-如果检测到薄弱点，则重新设计所述beol部分以便消除所述薄弱点。