明应用于可串联锂电池组保护芯片的检测电路结构示意图；
[0022]图3为级联过压检测电路结构图；
[0023]图4为级联欠压检测电路结构图；
[0024]图5为本发明检测电路应用到锂离子电池保护芯片串联应用电路的示意图；
[0025]图6为锂离子电池过充电时的保护电路工作过程示意图；
[0026]图7为锂离子电池过放电时的保护电路工作过程示意图。
【具体实施方式】
[0027]下面结合附图和具体实施例对本发明进行详细描述。
[0028]如图2所示，为本发明电路的结构图，一种应用于可串联锂电池组保护芯片的检测电路，包括级联过压检测电路和级联欠压检测电路；所述级联过压检测电路包括过压电流比较检测电路101、过压迟滞比较电路102和过压逻辑控制电路103 ;所述级联欠压检测电路包括欠压电流比较检测电路201、欠压迟滞比较电路202和欠压逻辑控制电路203 ；
[0029]过压电流比较检测电路接收下一级芯片输出的过压检测信号，并与过压迟滞比较电路相连接；所述过压逻辑控制电路接收来自于过压迟滞比较电路的输出信号，并输出本级的过压检测信号；
[0030]欠压电流比较检测电路接收下一级芯片输出的欠压检测信号，并与欠压迟滞比较电路相连接；所述欠压逻辑控制电路接收来自于欠压迟滞比较电路的输出信号，并输出本级的欠压检测信号。
[0031]如图3所示，为级联过压检测电路结构图。级联过压检测电路101包括4个PMOS管 PM1、PM2、PM3、PM4，8 个 NMOS 管 NM1、NM2、NM3、NM4、NM5、NM6、NM7、NM8，I 个电阻 R101、2个电流源I1、12 ;所述PMOS管PMl的栅极连接至PM2的源极，PMl的漏极连接至PM2的栅极，形成自偏置电路；电阻RlOl的一端作为与外部连接端口，记作S0C，另一端连接至PMl的栅极；NM0S管匪1、匪2、匪3组成一组电流镜，NMOS管匪1、匪2、匪3的栅极与漏极连接，并连接至电流源II，NMOS管匪2的漏极与PMOS管PM2的漏极连接，NMOS管匪3的漏极连接至PMOS管PMl的漏极和PM2的栅极；
[0032]NMOS管NM4、匪5组成一组电流镜，NM4的漏极与栅极连接，并与匪5的栅极和电流源12连接，匪5的漏极连接PM3的漏极；
[0033]PMOS管PM3和PM4组成电流镜，PM4的漏极接NM7的漏极，并与NM8的栅极连接；PM4的栅极连接PM3和PM6的栅极；NM8作为电容使用，起到电容作用，用于降低电平翻转时的毛刺；NM0S管NM6和匪7构成电流镜；NM7的漏端与过压迟滞比较电路的输入端相连接；
[0034]PMl的源极、PM3的源极、PM4的源极分别与电源端Vdd连接；NM8的源极和漏极、NM1、NM2、NM3、NM4、NM5、NM6、NM7的源极分别与接地端GND连接。
[0035]过压迟滞比较检测电路102包括4个PMOS管PM5、PM6、PM7、PM8，4个NMOS管NM9、NM10、NM11，NM12，所述PM6的栅极与过压电流比较检测电路中的PM4的栅极连接，PM6的漏极分别连接至PM5的漏极、PM7的源极，PM7的栅极与NM9的栅极相连接并连接过压电流比较检测电路中的匪7的漏极，PM7的漏极与NM9的漏极相连接，NM9的源极分别与WlO的漏极和匪11的漏极相连接，PM8的栅极与匪12的栅极连接并与NM9和PM7的源极相连接；PM5的源极、PM6的源极、PM8的源极分别连接至电源端VDD，NMlO的源极、NMll的源极分别连接至地端GND ；PM8的漏极与匪12的漏极连接后与PM5的栅极、匪11的栅极连接，并连接至过压逻辑控制电路。
[0036]过压逻辑控制电路103包括2个PMOS管PM9、PM10，2个NMOS管NM13、NM14 ；PM0S管PM9的漏极与PMlO的源极连接，PMlO的栅极与匪13的栅极连接，并连接至过压迟滞比较检测电路的输出端；PM10的漏极、匪13的漏极和匪14的漏极相连接，并作为过压逻辑控制电路的输出端；PM9的源极连接电源端VDD，匪13的源极、匪14的源极分别连接接地端GND ；PM9的栅极、匪14的栅极相连接作为次级过压保护信号的输入端口。
[0037]如图4所示，为级联欠压检测电路结构图；欠压电流比较检测电路201包括4个PMOS管、8个NMOS管、I个电阻、2个电流源，结构组成与所述过压电流比较检测电路101的结构组成相同。
[0038]欠压迟滞比较电路202包括4个PMOS管、4个NMOS管的结构组成与所述过压迟滞比较电路102的结构组成相同。
[0039]欠压逻辑控制电路203包括3个PMOS管PM9d、PM10d、PMlld，3个NMOS管NM13d、匪14d，匪15d ;所述PM9d的栅极与匪13d的栅极连接，并与欠压迟滞比较电路的输出端相连接；所述PM9d的漏极与匪13的漏极、PMlOd的栅极、匪14d的栅极连接；PM10d的漏极、匪14d的漏极和PMlld的漏极相连接并作为欠压检测的逻辑控制电路的输出端；W14d的源极与匪15d的漏极连接；PM9d的源极、PMlOd的源极、PMlld的源极分别连接至电源端VDD，匪13d的源极、匪15的源极分别连接至接地端GND ；PMlld的栅极与匪15d的栅极连接，并作为次级欠压保护信号的输入端口，记作CDC。
[0040]如图5所示，本发明检测电路应用到锂离子电池保护芯片串联应用电路的示意图；本发明应用在两个保护芯片串联时，两个芯片记作主芯片100和次级芯片200。由两个N沟道MOSFET NMOSU NM0S2做控制开关，用于保护10节锂离子电池；R1?R5表示电阻；在每个芯片中，级联过压检测电路的输出端连接过压检测驱动电路，过压检测驱动电路输出至CHARGE端口，级联欠压电路的输出端连接欠压检测驱动电路，欠压检测驱动电路输出至 DISCHARGE 端口 ；
[0041]具体连接关系为:次级芯片200的SOC端口连接电阻Rl的一端，电阻Rl的另一端连接锂电池组的正级端；SDC端口连接R2的一端，电阻R2的另一端连接电源端Vdd和锂电池组的正级端；CHARGE端口连接电阻R3的一端，R3的另一端连接主芯片的SOC端口 ；DISCHARGE端口连接电阻R4的一端，电阻R4的另一端连接主芯片的SDC端；次级芯片的VSS端与主芯片的Vdd端连接，并连接至次级芯片200的电池组的负端；主芯片的CHARGE端口输出至NMOSl管栅极，电阻R5 —端连接至NMOSl的栅极，另一端连接NMOSl管的衬底；主芯片的DISCHARGE端口连接至NM0S2管的栅极，NM0S2管的源极与主芯片的VSS端口连接，并连接至整个10节锂电池组的负极端；充电器或负载，接在电池组和开关之间。
[0042]如图6所示，锂离子电池过充电时的保护电路工作过程示意图。过充电一般发生在电池组在充电的情况下，如果当主芯片100有一节电池发生过充电，与单芯片过压的工作原理相同，主芯片100的CHARGE端口电压变低，关断外部充电NMOS管；如果当次级芯片200所带的某一节电池发生过充时，次级芯片200的CHARGE端口输出电压会由高变低，通过R3大电阻，传递到级联过压检测电路的电流减小，使得级联过压检测电路输出由高变低，然后通过过压检测驱动电路提高带载能力，关断充电功率MOS管，使充电回路断开。
[0043]过压电流比较检测电路，是级联过压检测电路的一部分，当次级芯片的过压检测模块检测到该级芯片所带电池组过压，次级芯片的过压检测信号会翻转，导致输入主芯片过压电流比较检测电路的其输出电平翻转；过压迟滞比较电路实现对干扰信号的屏蔽，从正常状态到过压状态的翻转电平较低，从过压状态恢复到正常状态时，需要翻转电平较高；过压逻辑控制电路，将迟滞比较电路的输出与主芯片的过压信号做逻辑运算，将结果输出至过压检测驱动电路，然后输出，控制外部功率MOS管。
[0044]图7是锂离子电池过放电时的保护电路工作过程示意图，其中，100为主芯片，200为次级芯片。电池欠压一般发生在锂离子电池组放电的情况下，如果当主芯片100有一节电池发生过放电，与单芯片欠压的工作原理相同，主芯片100的DISCHARGE端口电压变低，关断外部放电NMOS管；如果当次级芯片200所带的某一节电池发生过放电时，次级芯片200的DISCHARGE端口输出电压会由高变低，通过R4大电阻，传递到级联欠压检测电路的电流减小，使得级联欠压检测电路输出由高变低，然后通过欠压检测驱动电路提高带载能力，关断放电功率MOS管，使放电回