一种应用于可串联锂电池组保护芯片的检测电路的制作方法
【技术领域】
[0001]本发明属于集成电路领域，具体涉及一种应用于可串联锂电池组保护芯片的检测电路，其运用在高压供电的电池组保护芯片中。
【背景技术】
[0002]自从1991年首个商用锂离子电池发布，锂离子电池渐渐被广泛应用在笔记本电脑、数码相机、摄像机、移动通讯等电子产品中。随着锂离子电池的技术的不断进步与发展，其未来的市场前景也越发广阔，如电动自行车、电动踏板车、便携式园艺工具、电源工具以及不间断电源(UPS)简化电池组等，并将在人造卫星、航空航天和储能方面等多方面得到应用。
[0003]锂离子电池有许多突出的优点:a.工作电压高，锂离子电池的工作电压在3.6V，是镍镉和镍氢电池工作电压的三倍，因此只能用锂离子电池专用充电器来充电。在许多小型电子产品上，一节电池即可满足使用要求，这也是与其它二次电池的重大区别。b.能量密度高，锂离子电池比能量目前已达140Wh/kg，是镍镉电池的3倍，镍氢电池的1.5倍。c.循环寿命长，目前锂离子电池循环寿命已达1000次以上，在低放电深度下可达几万次，超过了其他几种二次电池。d.自放电率小，锂离子电池自放电率仅为5?8%，远低于镍锡电池(13?15% )及镍氢电池(25?35% )。e.无记忆效应，锂离子电池能够根据要求随时充电，而不会降低电池性能。f.对环境无污染，锂离子电池中不含有害物质，是名副其实的“绿色电池"。
[0004]但锂离子电池也存在以下缺点:a.成本较高；b.衰老，与其他充电电池不同，锂离子电池的容量会缓慢衰退；c.安全性；其中安全性是人们最为关注的一个问题，具体而言，在过度充电状态下，电池温度上升后能量将过剩，于是电解液分解而产生气体，因内压上升而导致有发火或破裂的危机；在过度放电状态下，电解液因分解导致电池特性劣化及耐久性劣化(即充电次数降低)。所以必须考虑充电、放电时锂电池之安全，防止电池特性劣化，正因为如此，针对锂电池的保护芯片显得格外重要。
[0005]一般的锂电池保护芯片都是针对单节锂离子电池的保护。如图1所示，其公开于2004年8月“电路与系统学报”期刊vol.9，n0.11，pp.66-70。在上述单节锂离子电池保护芯片中，在正常情况下，充电控制端CHARGE和放电控制端DISCHARGE栅极为高电位，充电控制管NMOSl和放电控制管NM0S2处于导通状态，电路的工作方式可以是电池向负载放电，也可以是充电器对电池进行充电，当保护电路检测到异常现象(过充电、过放电和过电流)时，使CHARGE或DISCHARGE输出低电平，从而切断充电或放电回路，实现过压欠压保护功能。其中，二极管Dl和D2分别是NMOSl和NM0S2的寄生二极管，它们的存在使系统在过放电状态下能对电池充电，再过充电状态下能对负载放电。Vdd为电源端，VSS为接地端。
[0006]对于过流检测，保护芯片首先将充放电过程中的电流通过检测电阻RO转化为电压，然后通过VM端与基准电压比较完成。上述保护芯片是针对单体锂离子的保护，单体锂离子电池的额定电压为3.6V，不能满足高电压供电场合的需要。
【发明内容】
[0007]本发明的目的是针对高压的锂电池应用(如电动工具、电动自行车和UPS中)，提出一种可堆栈锂电池组保护芯片的检测电路，这种检测电路可以实现两个以上锂电池保护芯片级联时，同时监控主级芯片和次级芯片的过压、欠压状态。
[0008]本发明的技术方案是:一种应用于可串联锂电池组保护芯片的检测电路，包括级联过压检测电路和级联欠压检测电路；所述级联过压检测电路包括过压电流比较检测电路101、过压迟滞比较电路102和过压逻辑控制电路103 ;所述级联欠压检测电路包括欠压电流比较检测电路201、欠压迟滞比较电路202和欠压逻辑控制电路203 ；
[0009]所述过压电流比较检测电路接收下一级芯片输出的过压检测信号，并与过压迟滞比较电路相连接；所述过压逻辑控制电路接收来自于过压迟滞比较电路的输出信号，并输出本级的过压检测信号；
[0010]所述欠压电流比较检测电路接收下一级芯片输出的欠压检测信号，并与欠压迟滞比较电路相连接；所述欠压逻辑控制电路接收来自于欠压迟滞比较电路的输出信号，并输出本级的欠压检测信号。
[0011]进一步地，所述过压电流比较检测电路101包括4个PMOS管PM1、PM2、PM3、PM4，8 个 NMOS 管 NM1、NM2、NM3、NM4、NM5、NM6、NM7、NM8，I 个电阻 R101、2 个电流源 I1、12 ;所述PMOS管PMl的栅极连接至PM2的源极，PMl的漏极连接至PM2的栅极，形成自偏置电路；电阻RlOl的一端作为与外部连接端口，记作S0C，另一端连接至PMl的栅极；NM0S管匪1、匪2、匪3的栅极与漏极连接，并连接至电流源II，NMOS管匪2的漏极与PMOS管PM2的漏极连接，NMOS管NM3的漏极连接至PMOS管PMl的漏极和PM2的栅极；NM4的漏极与栅极连接，并与NM5的栅极和电流源12连接，NM5的漏极连接PM3的漏极；
[0012]PMOS管PM3和PM4组成电流镜，PM4的漏极接匪7的漏极，并与NM8的栅极连接；PM4的栅极与PM3的栅极和漏极相连；NM0S管NM6和匪7构成电流镜；NM7的漏端与过压迟滞比较电路的输入端相连接；
[0013]PMl的源极、PM3的源极、PM4的源极分别与电源端Vdd连接；NM8的源极和漏极、NM1、NM2、NM3、NM4、NM5、NM6、NM7的源极分别与接地端GND连接。
[0014]进一步地，所述过压迟滞比较检测电路102包括4个PMOS管PM5、PM6、PM7、PM8，4个NMOS管NM9、NM10、NM11，NM12，所述PM6的栅极与过压电流比较检测电路中的PM4的栅极连接，PM6的漏极分别连接至PM5的漏极和PM7的源极，PM7的栅极与NM9的栅极相连接并连接过压电流比较检测电路中的匪7的漏极，PM7的漏极与NM9的漏极相连接，NM9的源极分别与匪10的漏极和Wll的漏极相连接，PM8的栅极与匪12的栅极连接并与NM9和PM7的源极相连接；PM5的源极、PM6的源极、PM8的源极分别连接至电源端VDD，NMlO的源极、NMll的源极分别连接至地端GND ；PM7的衬底连接电源VDD，PM9的衬底连接地端GND。PM8的漏极与匪12的漏极连接后与PM5的栅极、匪11的栅极连接，并连接至过压逻辑控制电路。
[0015]进一步地，所述过压逻辑控制电路103包括2个PMOS管PM9、PM10，2个NMOS管匪13、匪14 ；PM0S管PM9的漏极与PMlO的源极连接，PMlO的栅极与匪13的栅极连接，并连接至过压迟滞比较检测电路的输出端；PM10的漏极、匪13的漏极和匪14的漏极相连接，并作为过压逻辑控制电路的输出端；PM9的源极连接电源端VDD，匪13的源极、匪14的源极分别连接接地端GND ；PM9的栅极、匪14的栅极相连接作为过压电流比较检测电路的输出端口。
[0016]进一步地，所述欠压电流比较检测电路201包括4个PMOS管、8个NMOS管、I个电阻、2个电流源，结构组成与所述过压电流比较检测电路的结构组成相同。
[0017]进一步地，所述欠压迟滞比较电路202包括4个PMOS管、4个NMOS管的结构组成与所述过压迟滞比较电路的结构组成相同。
[0018]进一步地，所述欠压逻辑控制电路203包括3个PMOS管PM9d、PMlOd, PMlld, 3个NMOS管匪13d、匪14d，匪15d ;所述PM9d的栅极与匪13d的栅极连接，并与欠压迟滞比较电路的输出端相连接；所述PM9d的漏极与匪13的漏极、PMlOd的栅极、匪14d的栅极连接；PMlOd的漏极、W14d的漏极和PMlld的漏极相连接并作为欠压检测的逻辑控制电路的输出端；W14d的源极与匪15d的漏极连接；PM9d的源极、PMlOd的源极、PMlId的源极分别连接至电源端VDD，匪13d的源极、匪15的源极分别连接至接地端GND ；PMlld的栅极与匪15d的栅极连接，并作为欠压电流比较检测电路的输出端口。
[0019]采用本发明获得的有益效果是:本发明的电路通过电流比较的方式，解决了高压MOS管耐压有限的问题，实现了两个电池保护芯片级联工作时的通信；采用迟滞比较电路，屏蔽了可能出现的干扰信号；以较小的电流达到了设计目标，节省了芯片功耗。
【附图说明】
[0020]图1为单芯片锂离子电池保护芯片应用电路；
[0021]图2为本发