一种片上系统soc芯片的时钟网络系统的制作方法
【技术领域】
[0001]本发明涉及多接口、多应用的S0C(System On Chip)芯片测试技术，尤其涉及一种片上系统SOC芯片的时钟网络系统。
【背景技术】
[0002]随着集成电路领域芯片规模的增大及工艺的提升，在芯片制造过程中可能产生的物理缺陷越来越需要关注。为了缩短芯片的测试时间及测试成本，可测性设计(Design ForTest, DFT)应运而生。可测性设计是对一个给定的电路设计进行修改，提高电路的可控制性和可观测性，即通过外部端口向电路中输入设定值，即可在电路的每个节点建立一个可预知的信号值。
[0003]传统的DFT测试，可以有效的测试整个SOC芯片的数字电路部分，但是每次只能针对全芯片进行测试。对于多接口、多应用的SOC芯片，每次对全部芯片进行测试，包括不需要的功能模式，增加了测试时间及测试成本。
【发明内容】
[0004]为了解决上述问题，本发明提出了一种片上系统SOC芯片的时钟网络系统，能够使得同一款SOC芯片在不同的应用领域下，进行针对性的部分测试，有效的缩短了测试时间及测试成本。
[0005]为了达到上述目的，本发明提出了一种片上系统SOC芯片的时钟网络系统，所述系统包括:外部时钟输入模块、系统时钟源、多路测试时钟和时钟选择器。
[0006]外部时钟输入模块，用于通过时钟选择器为SOC芯片上的一个或多个功能模块提供外部时钟。
[0007]系统时钟源，用于发出原始时钟，将该原始时钟发送至倍频器生成高频时钟，并将该原始时钟和高频时钟发送至时钟选择器。
[0008]多路测试时钟，用于分别通过时钟选择器与一个或多个功能模块相连，并在测试使能信号有效时，根据捕获使能信号控制各个功能模块的测试时钟数据的输入或测试结果的输出。
[0009]时钟选择器，用于在测试使能信号无效时，根据系统寄存器的配置信息，选择原始时钟或者高频时钟为一个或多个功能模块提供各模块的工作时钟；或者，在测试使能信号无效时，采用外部时钟为一个或多个功能模块提供各模块的工作时钟；并且在测试使能信号有效时，为一个或多个功能模块提供多路测试时钟输出的各模块的测试时钟数据。
[0010]优选地，
[0011]多路测试时钟包括第一测试时钟、第二测试时钟、第三测试时钟和第四测试时钟。
[0012]多个功能模块包括系统控制模块、安全模块、内置集成电路I2C模块、串行外围设备接口 SPI模块、通用串行总线USB模块、通用非同步接收/传送器UART模块和7816模块。
[0013]时钟选择器包括25个时钟选择器，该25个时钟选择器为从第I时钟选择器开始编号的第I时钟选择器至第25时钟选择器。
[0014]其中，第I时钟选择器至第8时钟选择器，用于接收系统寄存器的配置信息；第9时钟选择器至第25时钟选择器，用于接收测试使能信号和/或捕获使能信号。
[0015]第I时钟选择器、第2时钟选择器、第3时钟选择器、第5时钟选择器、第7时钟选择器和第8时钟选择器分别与倍频器和系统时钟源直接连接。
[0016]系统还包括:系统分频器、安全模块分频器、I2C模块分频器、SPI模块分频器、USB模块分频器、UART模块分频器和7816模块分频器。
[0017]优选地，
[0018]第一测试时钟，用于为系统控制模块和安全模块提供测试时钟。
[0019]其中，第一测试时钟依次通过第9时钟选择器、系统分频器和第10时钟选择器与系统控制模块相连；或者，第一测试时钟直接通过第10时钟选择器与系统控制模块相连；在第9时钟选择器和/或第10时钟选择器的测试使能有效且捕获使能无效时，为系统控制模块内的所有寄存器输入测试数据，在第9时钟选择器和/或第10时钟选择器的测试使能与捕获使能均有效时，控制高频时钟控制结尾寄存器，输出系统控制模块测试结果。
[0020]第一测试时钟依次通过第11时钟选择器、安全模块分频器和第12时钟选择器与安全模块相连；或者，第一测试时钟直接通过第12时钟选择器与安全模块相连；在第11时钟选择器和/或第12时钟选择器的测试使能有效且捕获使能无效时，为安全模块内的所有寄存器输入测试数据，在第11时钟选择器和/或第12时钟选择器的测试使能与捕获使能均有效时，控制高频时钟控制结尾寄存器，输出安全模块测试结果。
[0021]优选地，
[0022]第二测试时钟，用于为I2C模块提供测试时钟。
[0023]其中，第二测试时钟通过以下任意一种方式为I2C模块进行测试:
[0024]第二测试时钟依次通过第13时钟选择器、I2C模块分频器和第14时钟选择器后，再依次经过第4时钟选择器和第15时钟选择器与I2C模块相连；在第13时钟选择器和第15时钟选择器的测试使能有效且捕获使能无效时，为I2C模块内的所有寄存器输入测试时钟数据，在第13时钟选择器和第15时钟选择器的测试使能与捕获使能均有效时，控制高频时钟控制结尾寄存器，输出I2C模块测试结果。
[0025]第二测试时钟直接经过第14时钟选择器后，再依次经过第4时钟选择器和第15时钟选择器与I2C模块相连；在第14时钟选择器和第15时钟选择器的测试使能有效且捕获使能无效时，为I2C模块内的所有寄存器输入测试时钟数据，在第14时钟选择器和第15时钟选择器的测试使能与捕获使能均有效时，控制高频时钟控制结尾寄存器，输出I2C模块测试结果。
[0026]第二测试时钟直接经过第15时钟选择器与I2C模块相连，在第15时钟选择器的测试使能有效且捕获使能无效时，为I2C模块内的所有寄存器输入测试时钟数据，在第15时钟选择器的测试使能与捕获使能均有效时，控制高频时钟控制结尾寄存器，输出I2C模块测试结果。
[0027]优选地，
[0028]第三测试时钟，用于为SPI模块提供测试时钟。
[0029]其中，第三测试时钟通过以下任意一种方式为SPI模块进行测试:
[0030]第三测试时钟依次通过第16时钟选择器、SPI模块分频器和第17时钟选择器后，再依次经过第6时钟选择器和第18时钟选择器与SPI模块相连；在第16时钟选择器、第17时钟选择器和第18时钟选择器的测试使能有效且捕获使能无效时，为SPI模块内的所有寄存器输入测试时钟数据，在第16时钟选择器、第17时钟选择器和第18时钟选择器的测试使能与捕获使能均有效时，控制高频时钟控制结尾寄存器，输出SPI模块测试结果。
[0031]第三测试时钟直接经过第17时钟选择器后，再依次经过第6时钟选择器和第18时钟选择器与SPI模块相连；在第17时钟选择器和第18时钟选择器的测试使能有效且捕获使能无效时，为SPI模块内的所有寄存器输入测试时钟数据，在第17时钟选择器和第18时钟选择器的测试使能与捕获使能均有效时，控制高频时钟控制结尾寄存器，输出测试时钟数据。
[0032]第三测试时钟直接经过第18时钟选择器与SPI模块相连；在第18时钟选择器的测试使能有效且捕获使能无效时，为SPI模块内的所有寄存器输入测试时钟数据，在第18时钟选择器的测试使能与捕获使能均有效时，控制高频时钟控制结尾寄存器，输出测试时钟数据。
[0033]优选地，
[0034]第四测试时钟，用于为USB模块、UART模块和7816模块提供测试时钟。
[0035]其中，第四测试时钟通过第19时钟选择器直接与USB模块相连，在第19时钟选择器的测试使能有效时，为USB模块提供USB模块第一路高频测试时钟数据，并控制高频时钟控制结尾寄存器，输出USB模块第一路测试结果；或者，第四测试时钟通过第20时钟选择器直接与USB模块相连，在第20时钟选择器的测试使能有效时，为USB模块提供USB模块第二路高频测试时钟数据，并控制高频时钟控制结尾寄存器，输出USB模块第二路测试结果。
[0036]第四测试时钟依次通过第21时钟选择器、UART模块分频器和第22时钟选择器与UART模块相连；在第21时钟选择器和第22时钟选择器的测试使能有效且捕获使能无效时，为UART模块内的所有寄存器输入测试时钟数据，在第21时钟选择器和第22时钟选择器的测试使能与捕获使能均有效时，控制高频时钟控制结尾寄存器，输出UART模块测试结果；或者，第四测试时钟直接经过第22时钟选择器与UART模块相连；在第22时钟选择器的测试使能有效且捕获使能无效时，为UART模块内的所有寄存器输入测试时钟数据，在第22时钟选择器的测试使能与捕获使能均有效时，控制高频时钟控制结尾寄存器，输出UART模块测试结果。
[0037]第四测试时钟依次通过第23时钟选择器、7816模块分频器和第24时钟选择器与7816模块相连；在第23时钟选择器和第24时钟选择器的测试使能有效且捕获使能无效时，为7816模块内的所有寄存器输入7816模块第一路高频时钟测试数据，在第23时钟选择器和第24时钟选择器的测试使能与捕获使能均有效时，控制高频时钟控制结尾寄存器，输出7816模块第一路测试结果；或者，第四测试时钟直接经过第24时钟选择器与7816模块相连；在第24时钟选择器的测试使能有效且捕获使能无效时，为7816模块内的所有寄存器输入7816模块第一路高频时钟测试数据，在第24时钟选择器的测试使能与捕获使能均有效时，控制高频时钟控制结尾寄存器，输出7816模块第一路测试结果。
[0038]第四测试时钟通过第25时钟选择器直接与7816模块相连，在第25时钟选择器的测试使能有效时，为7816模块提供7816模块第二路高频时钟测试数据，并控制高频时钟控制结尾寄存器，输出7816模块第二路测试结果。
[0039]优选地，外部时钟输入模块包括:USB外部时钟输入模块和7816外部时钟输入模块。
[0040]USB外部时钟输入模块，依次通过USB模块分频器和第19时钟选择器与USB模块相连，在第19时钟选择器的测试使能信号无效时，为USB模块提供USB模块第一工作时钟；或者，USB外部时钟输入模块直接通过第20时钟选择器与USB模块相连，在第20时钟选择器的测试使能信号无效时，为USB模块提供USB模块第二工作时钟。
[0041 ] 7816外部时钟输入，通过时钟滤波器与第25时钟选择器相连，在第25时钟选择器的测试使能信号无效时，为7816模块提供7816模块第二工作时钟。
[0042]优选地，外部时钟输入模块还包括:SPI外部时钟输入模块。
[0043]SPI外部时钟输入模块与第三测试时钟复用。
[0044]SPI外部时钟输入模块通过以下任意一种方式为SPI模块提供SPI模块第一工作时钟:
[0045]SPI外部时钟输入模块依次通过第16时钟选择器、SPI模块分频器和第17时钟选择器后，再依次经过第6时钟选择器和第18时钟选择器与SPI模块相连；在第16时钟选择器、第17时钟选择器和第18时钟选择器的测试使能信号无效时，为SPI模块提供SPI模块第一工作时钟。
[0046]SPI外部时钟输入模块直接经过第17时钟选择器后，再依次经过第6时钟选择器和第18时钟选择器与SPI模块相连；在第17时钟选择器和第18时钟选择器的测试使能信号无效时，为SPI模块提供SPI模块第一工作时钟。
[0047]SPI外部时钟输入模块直接经过第18时钟选择器与SPI模块相连；在第18时钟选择器的测试使能信号无效时，为SPI模块提供SPI模块第一工作时钟。
[0048]SPI外部时钟输入模块直接与SPI模块相连，为SPI模块提供SPI模块第二工作时钟。
[0049]优选地，
[0050]系统时钟源还用于，通过以下任意一种方式将原始时钟或者高频时钟通过时钟选择器和/或系统分频器发送给系统模块，作为系统工作时钟:
[0051]在第9时钟选择器和第10时钟选择器的测试使能信号无效时，将原始时钟和高