一种测试器件热载流子注入效应的方法
【技术领域】
[0001]本发明属于半导体测试领域，涉及一种测试器件热载流子注入效应的方法。
【背景技术】
[0002]由热载流子效应引起的长时间工作后MOS器件参数退化是现代微电子学的一个重要的可靠性问题。高能载流子，即热载流子，是在MOS器件漏极附近的大的沟道电场力产生的。随着大规模、超大规模集成电路的进一步发展，MOS器件的集成度不断提高，器件的尺寸不断减小。在MOS器件的尺寸不断减小的同时，器件的工作电压却没有等比减小，这就使器件的沟道区电场大幅度提高。载流子在沟道区高电场的作用下获得足够的能量翻越界面势垒注入到栅氧化层中，在界面产生界面态或被栅氧化层中的陷阱俘获，界面态和氧化物电荷的增加使器件的特性发生退变。不论是P沟还是N沟的MOS器件都受到热载流子效应的影响。通常情况下，线性区漏极电流(Idlin)和饱和区漏极电流(Idsat)是监测热载流子注入效应对器件电特性影响最为常用的两个参数。
[0003]传统的测试方法在热载流子注入(Hot Carrier Injiect1n, HCI)测试后会使得器件退化，不能够继续用于其它测试。并且传统测试方法的测试周期很长，每个样品每次测试时间为10000秒，并且需要在三种应力条件下进行测试，每种应力条件至少测试三个样品，因此总共需要9*10000秒，也就是27小时。
[0004]随着工艺节点持续减小，为了节省晶圆的空间，越来越多的客户希望减少测试单元的数量，并要求同一个测试单元能够被测试多次，同时，客户希望减少测试的循环时间。因此，提供一种新的测试器件热载流子注入效应的方法以减少测试单元数量、节省测试时间实属必要。
【发明内容】
[0005]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种测试器件热载流子注入效应的方法，用于解决现有技术中同一个测试单元不能够被测试多次，且测试时间周期太长的问题。
[0006]为实现上述目的及其他相关目的，本发明提供一种测试器件热载流子注入效应的方法，至少包括以下步骤:
[0007]S1:提供至少一个标准测试样品及若干待测试样品，计算预设应力条件下每个标准测试样品的预计失效时间TTF ；
[0008]S2:对于每个标准测试样品，根据实测Idsat退化拟合直线的斜率及坐标(TTF，10%)得到最大Idsat退化直线，其中Idsat为饱和漏电流；所述最大Idsat退化直线的斜率与所述实测Idsat退化拟合直线的斜率相同并经过点(TTF，10%)；
[0009]S3:对于每个标准测试样品，计算所述最大Idsat退化直线上横坐标为第一时间h时所对应的纵坐标值A，并计算所述实测Idsat退化拟合直线上纵坐标值为A时所对应的横坐标t/ ；
[0010]S4:对于每个标准测试样品，根据实测Idlin退化拟合直线，计算该直线上横坐标为t/时所对应的纵坐标B，其中IdlinS线性漏电流；
[0011]S5:对于所有标准测试样品，计算得到所述纵坐标B的平均值B’，并将所述平均值B’作为标准参数值；
[0012]S6:在所述预设应力条件下对每个待测试样品进行应力测试，测试时长等于所述第一时间h，若该待测试样品在所述第一时间h时的Idlin退化值小于或等于所述标准参数值，则判断该测试样品通过热载流子注入效应测试；若该待测试样品在所述第一时间h时的Idlin退化值大于所述标准参数值，则判断该测试样品异常。
[0013]可选地，当所述标准测试样品为NMOS时，采用Isub/Id模型计算所述预计失效时间TTF，其中Isub为衬底电流，Id为漏极电流；所述Isub/Id模型公式为TTF *(Id/ff)=C(Isub/Id)-m,其中，W为沟道宽度，C和m为已定的参数。
[0014]可选地，当所述标准测试样品为PMOS时，采用1/Vd模型计算所述预计失效时间TTF，其中Vd为漏极电压；所述1/Vd模型公式为TTF=、^xp(CVVds)，其中，Vds为漏源电压，to和C1S已定的参数。
[0015]可选地，所述第一时间&小于500秒。
[0016]可选地，所述第一时间&为100秒。
[0017]可选地，所述实测Idsat退化拟合直线与所述实测Idlin退化拟合直线的应力测试时间小于或等于10000秒。
[0018]可选地，于所述步骤SI中，所述标准测试样品的数量为3个。
[0019]可选地，所述预设应力条件包括预设应力栅极电压Vg, stress及预设应力漏极电压
Vd，stress °
[0020]可选地，所述预设应力漏极电压大于或等于1.1倍的工作电压，且小于或等于0.9倍的击穿电压。
[0021]如上所述，本发明的测试器件热载流子注入效应的方法，具有以下有益效果:通过本发明的方法对待测试样品进行热载流子注入效应测试，能够准确反映器件的性能，且测试过程不会导致样品性能参数发生严重退化，从而使得测试以后，该样品还能够用于其它类型的测试，满足客户减少测试单元的数量以节省器件空间的要求。本发明的方法还能够缩短测试时间周期，将每个样品的测试时间从10000秒减少到100秒，极大提高了测试效率，降低器件制造成本。
【附图说明】
[0022]图1显示为本发明的测试器件热载流子注入效应的方法的步骤流程图。
[0023]图2显示为本发明的测试器件热载流子注入效应的方法中步骤SI至步骤S3的理论示意图。
[0024]图3显示为本发明的测试器件热载流子注入效应的方法中步骤S4的理论示意图。
[0025]图4显示为本发明的测试器件热载流子注入效应的方法中步骤SI至步骤S3的一个具体实施过程的示意图。
[0026]图5显示为本发明的测试器件热载流子注入效应的方法中步骤S4及步骤S5的一个具体实施过程的示意图。
[0027]图6显示为标准测试样品的Idsat退化率及Idlin退化率与应力时间的关系图。
[0028]图7显示为六个待测试样品在100秒应力时间内的Idlin退化率关系图。
[0029]元件标号说明
[0030]SI ?S6 步骤
【具体实施方式】
[0031]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0032]请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0033]本发明提供一种测试器件热载流子注入效应的方法，请参阅图1，显示为该方法的步骤流程图，至少包括以下步骤:
[0034]步骤S1:提供至少一个标准测试样品及若干待测试样品，计算预设应力条件下每个标准测试样品的预计失效时间TTF。
[0035]具体的，所述标准测试样品及所述待测试样品为相同的器件，可以为NMOS或PMOS等。所述预设应力条件包括预设应力栅极电压Vg,stass及预设应力漏极电压Vd,stress。所述预设应力漏极电压应满足大于或等于1.1倍的工作电压，且小于或等于0.9倍的击穿电压。对于NMOS器件，可采用Isub/Id模型计算所述预计失效时间TTF，其中Isub为衬底电流，Id为漏极电流；所述Isub/Id模型公式为TTF.(Id/W) =C(Isub/Id)_m，其中，W为沟道宽度，C和m为已定的参数，可通过线性的衰退分析拟合得到。对于PMOS器件，可采用1/Vd模型计算所述预计失效时间TTF，其中Vd为漏极电压；所述1/Vd模型公式为TTF=tQ.Mp(CVVds)，其中，Vds为漏源电压，t0和C1为已定的参数。通常，设定器件的应力寿命(如1.1被工作电压下的寿命)为0.2年(对应的正常使用期限大于或等于10年)，并采用饱和漏电流退化率为10%作为失效判据，根据以上模型计算得到预计失效时间TTF。需要指出的是，以上模型为本领域的公知常识，具体计算过程此处不再赘述。
[0036]步骤S2:对于每个标准测试样品，根据实测Idsat退化拟合直线的斜率及坐标(TTF，10%)得到最大Idsat退化直线，其中Idsat为饱和漏电流；所述最大Idsat退化直线的斜率与所述实测Idsat退化拟合直线的斜率相同并经过点(TTF，10%)。
[0037]具体的，所述实测Idsat退化拟合直线通过若干实测数据得到。如图2所示，通过将实测Idsat退化拟合直线向上平移，并使其经过点(TTF，10%),即可得到最大Idsat退化直线。此处10%是饱和漏电流Idsat退化率(Idsat%)，经过一定的应力时间t，当饱和漏电流Idsat退化率达到10%时即可认为器件失效。
[0038]步骤S3:对于每个标准测试样品，计算所述最大Idsat退化直线上横坐标为第一时间h时所对应的纵坐标值A，并计算所述实测Idsat退化拟合直线上纵坐标值为A时所对应的横坐标t/。
[0039]具体的，所述第一时间&小于500秒，优选为100秒。如图2所示，显示了实测Idsat退化拟合直线横坐标为^时所对应的纵坐标值A所在位置，及最大Idsat退化直线上纵坐标为A时所对应的横坐标t/所在位置。
[0040]步骤S4:对于每个标准测试样品，根据实测Idlin退化拟合直线，计算该直线上横坐标为t/时所对应的纵坐标B，其中IdlinS线性漏电流。
[0041]具体的，所述实测Idlin退化拟合直线通过若干实测数据得到