相合闸控制器12中，选相合闸控制器12采用基于增强的AVR RISC结构的低功耗8位CMOS微控制器，配有相应的附加电路，首先通过光耦，将试验回路电压检测输入信号11进行半波处理成直流信号，输入到CMOS微控制器中，在每个半波的开始，控制器通过上升沿形成硬件中断，以便于寻找电压过零点，在寻找到电压零点后，在两次电压过零点之间CMOS微控制器发出高速脉冲，通过选相合闸控制器12内部计数器记录两次过零点间的脉冲数量，为了保证同步性，每两次电压过零点之间的脉冲数量设置在2万个，即每度为55个脉冲单元。然后根据试验要求，在上位机控制系统13中设定试验参数所需的同步角度，该角度通过Modbus协议送至选相合闸控制器12中，当选相合闸控制器12接收到角度预设值后，微处理器会通过处理角度与脉冲的关系来选择触发时机。比如选择90度，则微控制器会在电压过零点后发出5000个脉冲输出，用于控制选相合闸装置的开关本体4的合分闸。选相开关本体4由三组真空接触器10组成，每一组真空接触器包含三个并联的真空接触器，在控制开关本体的合分闸时刻时，首先测量每组真空接触器10的固有动作时间，并将该值记录下来，在上位机控制系统13中输入预设角度值时将固有动作时间考虑在内，当合闸时，选相合闸控制器12通过结合每组真空接触器的固有合闸时间分别输出三路信号送至三组真空接触器10中，用于调整合闸信号的时间，以便实现电路的三相平衡。根据试验标准要求，在短路试验时有不同的操作类型，诸如操作顺序的不同或者有的短路试验在接通时不需要同步，因此通过选相合闸装置的开关本体4和并联断路器5的配合使用，以满足不同的试验要求。
[0021]本实用新型一种断路器短路能力试验回路中，如图2所示，选相合闸装置是由选相开关本体14、选相合闸控制器12和上位机控制系统13三部分组成。选相开关本体14接入短路试验回路中，选相开关本体14由三相组成，以满足三相产品试验，每一相由三个真空接触器并联组成，真空接触器的合分控制端子接入选相合闸控制器。选相合闸控制器12采用单片机或微处理器作为核心，通过通讯协议与上位机控制系统相连。上位机控制系统13包括人机交互系统，用于设定试验参数。
[0022]试验回路电压检测输入信号11采集试验线路电压并送入选相合闸控制器12，通过选相合闸控制器12进行判断后用于控制选相开关本体14的合分闸时刻，上位机控制系统13可进行试验参数的设置，并将设置数据通过协议送入至选相合闸控制器12中，完成试验参数要求的合分闸同步角度。
[0023]综上所述，本实用新型的采用接触器实现的选相合闸装置4，在选相开关本体14处采用三个真空接触器并联组成一相使用，使得每一相能够承受较大的短路电流，充分利用真空接触器的过载性能强的特点，实现了短路电流的合闸，结合真空接触器电寿命次数多的优点，将其设置应用到家用及类似用途断路器的短路试验中，选相合闸控制器12采用微处理器为核心，结合输入信号检测电路判断出电压的时刻，根据上位机控制系统的角度要求，分别输出不同的触发脉冲来实现选相开关本体14不同相间的动作时间，保证同步的精确度和三相电流的平衡。该装置设计结构简单，利用上位机控制系统13方便的完成试验要求所需的同步时刻设置，操作寿命长，维护方便，提高了家用及类似用途断路器的短路试验效率。
【主权项】
1.一种断路器短路能力试验回路，其特征在于，包括依次串联的交流电源(I)，选相合闸装置(4)，试验工位(6)和接地系统(8)，以及与选相合闸装置(4)并联的并联断路器(5);试验工位(6)用于接入试品； 所述的选相合闸装置(4)包括串联在试验回路中的选相开关本体(14)，以及依次连接的选相合闸控制器(12)和上位机控制系统(13);选相开关本体(14)由三相组成，每一相由三个真空接触器(10)并联组成，真空接触器(10)的合分控制端子连接选相合闸控制器(12)的输出端;选相合闸控制器(12)用于控制选相开关本体(14)的合分闸时刻;上位机控制系统(13)用于设置试验参数。2.根据权利要求1所述的一种断路器短路能力试验回路，其特征在于，交流电源(I)和选相合闸装置(4)之间还串联设置有前级阻抗(2)和保护断路器(3);前级阻抗(2)用于为试验回路提供调节试验电流至额定短路能力的阻抗。3.根据权利要求1所述的一种断路器短路能力试验回路，其特征在于，试验工位(6)和接地系统(8)之间还串联设置有后级阻抗(7);后级阻抗(7)用于为试验回路提供调节试验电流至低于额定短路能力的阻抗。4.根据权利要求1所述的一种断路器短路能力试验回路，其特征在于，选相合闸控制器(12)的输入端通过光耦接入试验回路的电压检测输入信号(11)。5.根据权利要求1所述的一种断路器短路能力试验回路，其特征在于，选相合闸控制器(12)采用单片机或微处理器。6.根据权利要求1所述的一种断路器短路能力试验回路，其特征在于，选相合闸控制器(12)采用基于增强的AVR RISC结构的低功耗8位CMOS微控制器。
【专利摘要】本实用新型提供一种断路器短路能力试验回路，其成本低廉，维修简单方便，能够完全满足试验要求。其包括依次串联的交流电源，选相合闸装置，试验工位和接地系统，以及与选相合闸装置并联的并联断路器；试验工位用于接入试品；所述的选相合闸装置包括串联在试验回路中的选相开关本体，以及依次连接的选相合闸控制器和上位机控制系统；选相开关本体由三相组成，每一相由三个真空接触器并联组成，真空接触器的合分控制端子连接选相合闸控制器的输出端；选相合闸控制器用于控制选相开关本体的合分闸时刻；上位机控制系统用于设置试验参数。
【IPC分类】G01R31/327
【公开号】CN205246826
【申请号】CN201521062767
【发明人】袁渊, 吴钊, 李合
【申请人】中国西电电气股份有限公司, 西安高压电器研究院有限责任公司
【公开日】2016年5月18日
【申请日】2015年12月17日