专利名称：能带隙电压参考电路的制作方法
技术领域：
本发明有关于参考电路，特别有关一种能带隙电压参考电路，能够提供不受开关元件的有限导通电阻(finite turn-on resistance)与温度系数影响的参考电压。
背景技术：
一般而言，电压参考电路与电流参考电路广泛地使用于模拟电路中，此类参考电路是以直流电压或电流为主，受电源与制程参数的影响不大，而且对温度变化会有符合一预定的相依性。举例而言，能带隙电压参考电路是最常用的高效率电压参考电路，其使用具有正温度系数与负温度系数特性的元件，再将这些元件产生的电压或电流依照一既定比例予以加总，以便产生与温度无关的输出作为一参考电流或电流。
发明内容
本发明提供一种能带隙电压参考电路，包括一运算放大器具有一输出端以及第一、第二输入端；第一、第二二极管形式连接的晶体管耦接至运算放大器；一第一电阻耦接于运算放大器的输出端与第一二极管形式连接的晶体管之间；以及一第一电阻梯(resistor ladder)耦接于运算放大器的输出端与第二二极管形式连接的晶体管之间，而第一电阻梯包括串联地连接的复数第二电阻；以及复数开关元件，各具有一第一端耦接至运算放大器的第一输入端。
本发明还提供一种能带隙电压参考电路，包括一运算放大器具有一输出端以及第一、第二输入端；第一、第二二极管形式连接的晶体管分别耦接至运算放大器的第一、第二输入端；一第一电阻具有一第一端耦接于运算放大器的输出端，以及一第二端耦接第一二极管形式连接的晶体管与运算放大器的第一输入端；以及一第一电阻梯(resistor ladder)，耦接于运算放大器的输出端与第二二极管形式连接的晶体管之间，而第一电阻梯包括串联地连接的复数第二电阻；以及复数开关元件，各具有一第一端耦接至一高阻抗路径，其中开关元件是由一第一组控制信号所控制，使得部分的第二电阻会形成一第一等效电阻，而剩余的第二电阻会形成一第二等效电阻。
本发明还提供一种能带隙电压参考电路，包括一运算放大器具有一输出端以及第一、第二输入端；第一、第二晶体管耦接至运算放大器；一第一电阻耦接于运算放大器的输出端与第一晶体管之间；以及一第一电阻梯耦接于运算放大器的输出端与第二晶体管之间，而第一电阻梯包括串联地连接的复数第二电阻，以及复数开关元件各具有一第一端耦接至一高阻抗路径。
本发明提供的能带隙电压参考电路，能够提供不受开关元件的有限导通电阻(finite turn-on resistance)与温度系数影响的参考电压。
图1为本发明中能带隙电压参考电路的一实施例。
图2为本发明中电阻梯的一实施例。
图3为本发明中能带隙电压参考电路的另一实施例。
图4为本发明中能带隙电压参考电路的另一实施例。
附图标号10A、20、30能带隙电压参考电路；22、24电阻梯；OP运算放大器；Q1、Q2双载子晶体管；V1～V2电压；
GND接地电压；I1、I2电流；Vbg、Vbg”输出电压；ND20～ND2M、ND30～ND3Z节点；R1～R3、R3 1～R3N、RX1～RXN、R41～R4Y电阻；SW10～SW1A、SW20～SW2M、SW30～SW3Z开关元件。
具体实施例方式
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下图1为显示本发明中能带隙电压参考电路的一实施例。如图所示，能带隙电压参考电路10A包括运算放大器OP、双载子晶体管(BJTs)Q1与Q2，以及电阻R1～R3。举例而言，电阻R1与R2具有相同的电阻值，而晶体管Q2的射极的面积是N倍于晶体管Q1的射极的面积，N大于1。
若忽略基极电流，顺向导通的二极管的射-基极电压VEB可表示成VEB=kTqln(ICIS)]]>其中k为波兹曼常数(1.38×10-23J/K)，q为电荷电量(1.6×10-29C)，T为温度，IC为集极电流，而IS为饱和电流。
当运算放大器OP的输入电压V1与V2相互匹配且晶体管Q2的尺寸为晶体管Q1的N倍，晶体管Q1与Q2的射-基极电压差ΔVEB可表示成ΔVEB=VEB1-VEB2=kTqlnN]]>其中VEB1为晶体管Q1的射-基极电压，而VEB2为晶体管Q2的射-基极电压。
由于输入电压V1与V2因为运算放大器OP而相互匹配(虚短路)，因此输入电压V1与V2可表示成
V1＝V2＝VEB1＝VEB2+I2×R3I2×I3=VEB1-VEB2=kTqlnN]]>因此，通过电阻R2与R3的电流I2可表示成I2=VTR3lnN,]]>其中温度电压(thermal voltage)VT=kTq.]]>由于电阻R1与R2具有相同的阻值而且输入电压V1与V2因为运算放大器OP而相互匹配(虚短路)，因此电流I2会与电流I1相等。
于是，I1=I2=VTR3lnN,]]>并且由于温度电压VT具有0.085mV/℃的正温度系数，所以电流I1与I2也具有正温度系数。
因此，电压Vbg也可表示成Vbg=I2×(R2+R3)+VEB2=I1×R1+VEB1]]>=R1×VTR3lnN+VEB1]]>由于晶体管的射-基极电压VEB具有-2mV/℃的负温度系数，因此若适当地选择电阻R1～R3的电阻值的比例，电流Vbg将可以具有近乎零的温度系数并且与较不受温度变化的影响。
于某些实施例中，电阻R3是由一电阻梯来实现。图2为一电阻梯的实施例。电阻R3是耦接于电阻R2与晶体管Q2之间，且包括串联连接的N个电阻R31～R3N，以及串联连接的N个开关元件SWl～SWlA。除了电阻R31与R3N之外，每个开关元件SWl～SWlA是并联于一个对应的电阻。举例而言，开关元件SW10的两端是耦接至电阻R32的两端，开关元件SW11的两端是耦接至电阻R33的两端，依此类推。开关元件SW10～SW1N是可通过MOS晶体管来实现。
由于开关元件SW10～SW1A是设置于电流I2的路径中，使得非理想的开关效应(例如温度系数、finite导通电阻)会影响能带隙参考电路的参数。举例而言，当开关元件SW10导通时，电流I2会流经电阻R31、开关元件SW10与电阻R33～R3N，所以开关元件SW10上的非理想效应会影响能带隙参考电路的参数。再者，假设开关元件SW10～SW1N是由PMOS晶体管来实现，耦接电源电压的N井区也会退化能带隙参考电路的电源拒斥比(power supply rejectionratio)的效能。在取得开关元件数组(SW10～SW1M)的最佳设定值后，当考虑电源拒斥比时，这些开关元件就会由硬件线路来实现。由于开关元件与硬件线路在特性上的不同，能带隙参考电路的参数将会产生漂移。
避免开关元件的有限导通电阻(finite turning on resistance)与温度系数的最好方法是将它们设置在一高阻抗路径上，并且在一个运算放大器式的能带隙电压参考电路中，高阻抗路径是存在于运算放大器的输入端上。因此，本发明还提供一种不受开关元件的有限导通电阻与温度系数影响的能带隙电压参考电路。
图3为能带隙电压参考电路的另一实施例。如图所示，能带隙电压参考电路20除了电阻梯22是与图1中所示的能带隙电压参考电路10A相似。能带隙电压参考电路20包括双载子晶体管Q1与Q2、运算放大器OP、电阻R1以及电阻梯22。
晶体管Q1包括一射极耦接至运算放大器OP的正输入端以及耦接至接地电压GND的一基极与一集极。晶体管Q2包括一射极耦接至电阻梯22以及耦接至接地电压GND的一基极与一集极。换言之，晶体管Q1与Q2为二极管方式连接的晶体管。电阻R1耦接于运算放大器OP的正输入端与其输出端之间，电阻梯22耦接晶体管Q2的射极以及运算放大器OP的负输入端与输出端之间。
电阻梯22包括串联连接的复数电阻RX1～RXN以及复数开关元件SW21～SW22。电阻RX1耦接于运算放大器OP的输出端与节点ND20之间，电阻RX2耦接于节点ND20与节点ND21之间，依此类推，而电阻RXN耦接于节点ND2M与晶体管Q2的射极之间。每个开关元件SW20～SW2M皆具有一第一端耦接至一对应的节点，以及一第二端耦接运算放大器OP的负输入端。举例而言，开关元件SW20耦接于运算放大器OP的负输入端与节点ND20之间，开关元件SW21耦接于运算放大器OP的负输入端与节点ND21之间，依此类推。开关元件SW2M耦接于运算放大器OP的负输入端与节点ND21之间。
包含电阻RX1～RXN的电阻串(即电阻梯22)会具有一个固定的总电阻值，并且图1所中示电阻R2与R3可以由开关元件SW21～SW2M进行调整。举例而言，当开关元件SW20导通而开关元件SW21～SW2M截止时，电阻RX1是作为一第一等效电阻(如图1所示的电阻R2)，而电阻串中剩余的电阻RX2～RXN是作为一第二等效电阻(如图1所示的电阻R3)。于另一例子中，当开关元件SW21导通而开关元件SW20与SW22～SW2M截止时，包含电阻RX1～RX2的电阻串是作为第一等效电阻(如图1所示的R2)，而包含电阻RX3～RXN的电阻串是作为第二等效电阻(如图1所示的R3)。当开关元件SW22导通而开关元件SW20～SW21与SW23～SW2M截止时，包含电阻RX1～RX3的电阻串是作为第一等效电阻(如图1所示的R2)，而包含电阻RX4～RXN的电阻串是作为第二等效电阻(如图1所示的R3)，依此类推。通过导通开关元件中的一个，即可调整第一、第二等效电阻(如图1中所示的R2与R3)的比例。由于运算放大器OP的输入端为高阻抗，因此不会有电流通过开关元件SW21～SW2M流入运算放大器OP，电流I2只会流经电阻RX1～RXN以及晶体管Q2。
因此，如果能适当地选择电阻R1～R3的电阻值比例，能带隙电压参考电路20的输出电压Vbg’也会具有近似于零的温度系数并且对温度较不敏感。于某些实施例中，晶体管SW20～SW2M是由来自一外部控制装置的一组控制信号所控制，使得电阻R2～R3可以被调整，而得到想要的输出电压Vbg’。
图4为能带隙电压参考电路的另一实施例。如图所示，能带隙电压参考电路30除了电阻梯24之外，是与图3中所示的能带隙电压参考电路20相似。电阻梯24耦接于运算放大器OP的输出端与接地电压GND之间，并且包括串联连接的复数电阻R41～R4Y以及复数开关元件SW30～SW3Z。电阻R41耦接于运算放大器OP的输出端与节点ND30之间，电阻R42耦接于节点ND30与节点ND31之间，依此类推，电阻R4Y耦接于节点ND3Z与接地电压GND之间。开关元件SW30～SW3Z各具有一第一端耦接至一对应的节点，以及一第二端接至一输出端。
举例而言，开关SW30耦接于输出端与节点ND30之间，开关SW31耦接于输出端与节点ND31之间，依此类推，开关SW3Z耦接于输出端与节点ND3Z之间。电阻梯24是通过导通开关元件SW30～SW3Z中的一个，用以对输出电压Vbg’进行分压，使得输出电压Vbg”能低于输出电压Vbg’，以便能操作于一低电压环境中。于某些实施例中，开关元件SW30与SW3Z可由来自外部控制装置的另一阻控制信号所控制，使得输出电压Vbg”能被操作于一低电压环境中。
当开关元件SW20～SW2M各具有一端耦接至运算放大器OP的一输入端(即高阻抗路径)，所以不会有任何电流流经开关元件SW20～SW2M至运算放大器OP，因此开关元件SW20～SW2M(晶体管)不会影响能带隙电压参考电路的参数。由于没有电流流经开关元件(晶体管)，因此，即使在考虑电源拒斥比的情况下，开关元件与硬件线路不同的特性的影响，且开关元件是于取得最佳设定值后由硬件线路取代，能带隙电压参考电路的参数将仍然不会受到影响。
能带隙电压参考电路10A、20与30是可扮演混合模式集成电路或模拟集成电路的操作中的必要功能区块，例如数据转换器(data converter)、锁相回路(PLL)、振荡器、电源管理电路、动态随机存取存储器(DRAM)、闪存(FLASH)…等等。举例而言，能带隙电压参考电路30是提供输出电压Vbg”至一核心电路，以便核心电路执行其功能。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟知技艺者，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
权利要求
1.一种能带隙电压参考电路，其特征在于，该能带隙电压参考电路包括一运算放大器，包括一输出端以及第一、第二输入端；一第一、一第二二极管形式连接的晶体管；一第一电阻，耦接于上述运算放大器的输出端与上述第一二极管形式连接的晶体管之间；以及一第一电阻梯，耦接于上述运算放大器的输出端与上述第二二极管形式连接的晶体管之间，上述第一电阻梯包括复数第二电阻，串联地连接；以及复数开关元件，各具有一第一端耦接至上述运算放大器的第一输入端。
2.如权利要求1所述的能带隙电压参考电路，其特征在于，上述第一电阻包括一第一端耦接至上述运算放大器的输出端以及一第二端耦接至上述运算放大器的第二输入端与上述第一二极管连接形式的晶体管。
3.如权利要求1所述的能带隙电压参考电路，其特征在于，上述第一二极管连接形式的晶体管是耦接于上述运算放大器的第二输入端以及一接地电压之间，而上述第二二极管连接形式的晶体管是耦接于上述第一电阻梯与上述接地电压之间。
4.如权利要求1所述的能带隙电压参考电路，其特征在于，在上述第一电阻梯中，每两个上述第二电阻之间会具有一节点，并且上述每个开关元件是耦接于上述运算放大器的第一输入端与一对应节点之间。
5.如权利要求1所述的能带隙电压参考电路，其特征在于，上述开关元件为晶体管。
6.如权利要求1所述的能带隙电压参考电路，其特征在于，该能带隙电压参考电路还包括一分压元件耦接于上述运算放大器的输出端。
7.如权利要求6所述的能带隙电压参考电路，其特征在于，上述分压元件为一第二电阻梯。
8.一种能带隙电压参考电路，其特征在于，该能带隙电压参考电路包括一运算放大器，包括一输出端以及第一、第二输入端；第一、第二晶体管；一第一电阻，耦接于上述运算放大器的输出端与上述第一晶体管之间；以及一第一电阻梯，耦接于上述运算放大器的输出端与上述第二晶体管之间，上述第一电阻梯包括复数第二电阻串联地连接，以及复数开关元件各具有一第一端耦接至一高阻抗路径。
9.如权利要求8所述的能带隙电压参考电路，其特征在于，上述第一、第二晶体管为二极管连接形式的晶体管。
10.如权利要求9所述的能带隙电压参考电路，其特征在于，上述第一电阻耦接于上述运算放大器的输出端与及一接地电压之间，并且上述第二晶体管是接于上述第一电阻梯与上述接地电压之间。
11.如权利要求10所述的能带隙电压参考电路，其特征在于，上述第一电阻梯包括一第一端耦接上述运算放大器的输出端，以及一第二端耦接上述运算放大器的第一输入端与上述第一晶体管。
12.如权利要求11所述的能带隙电压参考电路，其特征在于，在上述第一电阻梯中，每两个相连的上述第二电阻之间会具有一节点，并且上述每个开关元件是耦接于上述高阻抗路径与一对应节点之间。
13.如权利要求12所述的能带隙电压参考电路，还包括一第二电阻梯耦接于上述运算放大器的输出端。
14.如权利要求13所述的能带隙电压参考电路，其特征在于，上述高阻抗路径为上述运算放大器的第二输入端。
15.一种能带隙电压参考电路，其特征在于，该能带隙电压参考电路包括一运算放大器，包括一输出端以及第一、第二输入端；第一、第二二极管形式连接的晶体管，分别耦接至上述运算放大器的第一、第二输入端；一第一电阻，包括一第一端耦接于上述运算放大器的输出端，以及一第二端耦接上述第一二极管形式连接的晶体管与上述运算放大器的第一输入端；以及一第一电阻梯，耦接于上述运算放大器的输出端与上述第二二极管形式连接的晶体管之间，上述第一电阻梯包括复数第二电阻串联地连接；以及复数开关元件，各具有一第一端耦接至一高阻抗路径，其中上述开关元件是由一第一组控制信号所控制，使得部分的上述第二电阻会形成一第一等效电阻，而剩余的上述第二电阻会形成一第二等效电阻。
16.如权利要求15所述的能带隙电压参考电路，其特征在于，在上述第一电阻梯中，每两个相连的上述第二电阻会具有一节点，并且上述每个开关元件是耦接于上述高阻抗路径与一对应节点之间。
17.如权利要求15所述的能带隙电压参考电路，其特征在于，上述高阻抗路径为上述运算放大器的第二输入端。
18.如权利要求15所述的能带隙电压参考电路，其特征在于，上述第一、第二等效电阻具有一固定的总电阻值，而上述第一、第二等效电阻的电阻值比是由上述第一组控制信号所调整。
19.如权利要求15所述的能带隙电压参考电路，其特征在于，该能带隙电压参考电路还包括一第二电阻梯耦接于上述运算放大器的输出端，用以根据一第二组控制信号，进行电压分压。
全文摘要
本发明提供一种能带隙电压参考电路，该能带隙电压参考电路包括一运算放大器具有一输出端以及第一、第二输入端；第一、第二晶体管耦接至运算放大器；一第一电阻耦接于运算放大器的输出端与第一晶体管之间；以及一第一电阻梯耦接于运算放大器的输出端与第二晶体管之间，而第一电阻梯包括串联地连接的复数第二电阻，以及复数开关元件各具有一第一端耦接至一高阻抗路径。
文档编号G05F3/28GK101093401SQ20071011253
公开日2007年12月26日 申请日期2007年6月20日 优先权日2006年6月23日
发明者陈弘易, 颜永智 申请人:联发科技股份有限公司