专利名称：低压差线性稳压器的制作方法
技术领域：
低压差线性稳压器技术领域[0001]本实用新型涉及一种低压差线性稳压器(low drop-out voltage regulator, LDO)。
背景技术：
[0002]LDO能够在很宽的负载电流和输入电压范围内保持规定的输出电压，而且输入和输出电压之差可以很小。当LDO的负载突变时，LDO的输出会出现过压现象，尤其是当LDO 给数字电路供电时，这种现象更为明显。当数字电路进入关断状态的时候，LDO的负载由重载突然跳变到轻载时，由于LDO的反应速度不够快导致输出出现过压现象，如果超出数字电路的电压承受范围，就会影响数字电路的寿命甚至损坏数字电路的器件。[0003]图1为现有技术中的一种LDO输出过压保护电路及LDO的电路原理图。该方案通过一比较器输出控制NMOS管m的导通来防止LDO输出过压。负载ILOAD由正常工作状态突然跳变为关断状态时，由于误差放大器的速度限制导致PMOS管Pl的栅极电压不能很快的做出调整，使得LDO输出电压VOUT被充到比较高的电压，当LDO输出电压VOUT变高时， 反馈电压VFB变高，比较器的输出电压也变高，使得NMOS管附导通，LDO输出电压VOUT下降，从而防止LDO输出电压VOUT出现过压现象。[0004]发明人发现上述现有技术虽然解决了 LDO输出过压的问题，但是，该技术采用比较器防止LDO输出过压方案又带来了如下新的技术问题[0005]首先比较器的速度要求足够快，比较器的速度做的很快需要较大的功耗，在消费类电子中是不能接受的。[0006]另外误差放大器和比较器的输入偏差电压的大小以及极性可能不一致。[0007]为了防止比较器对LDO的影响，现有技术采用加入一输入偏差电压VOS的方法，而且需要偏差电压VOS取得足够大。但是若偏差电压VOS取值较大的时候，只有当LDO输出电压VOUT过压更高的时候才能使比较器翻转，这样防止LDO输出电压VOUT过压的效果就会大打折扣。实用新型内容[0008]为解决上述问题，本实用新型提供一种电路结构简单，成本低廉，低压差线性稳压器的负载突变时防止其输出过压保护效果明显的低压差线性稳压器。[0009]本实用新型的技术方案是一种低压差线性稳压器，包括PMOS管P2，还包括脉冲产生电路和关断电路；[0010]所述脉冲产生电路的输入端与负载关断信号端口 SLEEP连接，用于根据所述负载关断信号端口 SLEEP的信号，产生窄脉冲信号；[0011]所述关断电路，用于在接收到所述脉冲产生电路产生的窄脉冲信号时将所述PMOS 管P2关断。[0012]优选地，所述低压差线性稳压器包括误差放大器、分压电阻Rfl、分压电阻Rf2、电容 Cout ；[0013]所述误差放大器的反相输入端连接参考电压VREF ；[0014]所述误差放大器的输出端连接所述PMOS管P2的栅极；[0015]所述PMOS管P2的源极连接电源VDD ；[0016]所述PMOS管P2的漏极通过串联所述分压电阻Rfl和所述分压电阻Rf2接地；[0017]所述分压电阻Rfl和所述分压电阻Rf2的公共端连接所述误差放大器的正相输入端；[0018]所述PMOS管P2的漏极通过并联所述电容Cout和负载ILOAD接地；[0019]所述PMOS管P2的漏极为所述低压差线性稳压器的输出端。[0020]优选地，所述脉冲产生电路包括PMOS管P4、NMOS管Ni、电容C、电阻R、与非门 NANDl ；[0021 ] 所述PMOS管P4的栅极连接所述负载关断信号端口 SLEEP ；[0022]所述PMOS管P4的源极连接电源VDD，所述PMOS管P4的漏极通过串联所述电阻R 连接所述NMOS管m的漏极；[0023]所述NMOS管m的栅极连接所述负载关断信号端口 SLEEP ；[0024]所述NMOS管附的源极接地；[0025]所述电容C的上端连接电源VDD，下端连接所述PMOS管P4的漏极和所述与非门 NANDl的第一输入端；[0026]所述与非门NANDl的第二输入端连接所述负载关断信号端口 SLEEP ；[0027]所述与非门NANDl的输出端为所述脉冲产生电路的输出端。[0028]优选地，所述关断电路包括PMOS管P3 ；所述PMOS管P3的栅极与所述脉冲产生电路的输出端连接；所述PMOS管P3的源极和所述电源VDD连接；所述PMOS管P3的漏极和所述PMOS管P2的栅极连接。[0029]本实用新型能够达到的有益效果如下[0030]本实用新型通过在传统的低压差线性稳压器电路中增加脉冲产生电路和关断电路组成低压差线性稳压器输出过压保护电路，当低压差线性稳压器的负载由正常工作状态进入关断状态的时候，脉冲产生电路通过产生一窄脉冲，去控制关断电路把PMOS管P2的栅极电压很快拉到电源VDD电压值，使得PMOS管P2处于关断状态，从而达到低压差线性稳压器输出过压保护的目的。[0031]本实用新型采用场效应管、电容、电阻、与非门基本元件组成脉冲产生电路产生窄脉冲，电路结构简单，成本低廉，产生窄脉冲效果明显。[0032]本实用新型采用场效应管组成关断电路，利用脉冲产生电路产生的窄脉冲控制场效应管的关断，有效降低负载突变时引起的低压差线性稳压器输出过压的问题。
[0033]图1是现有技术LDO输出过压保护电路及LDO的电路原理图；[0034]图2是本实用新型LDO的电路框图；[0035]图3是本实用新型LDO的电路原理图。
具体实施方式
[0036]为进一步阐述本实用新型，下面结合实施例作更详尽的说明。[0037]图2是本实用新型LDO的电路框图。本实用新型LD0，包括误差放大器、PMOS管 P2、分压电阻Rfl、分压电阻Rf2，电容Cout，还包括脉冲产生电路和关断电路构成的LDO输出过压保护电路，误差放大器的反相输入端连接参考电压VREF，误差放大器的输出端连接 PMOS管P2的栅极，脉冲产生电路的输入端连接负载关断信号端口 SLEEP，脉冲产生电路的输出端通过关断电路连接所述PMOS管P2的栅极，PMOS管P2的源极连接电源VDD，PM0S管 P2的漏极通过串联分压电阻Rfl和分压电阻Rf2接地，分压电阻Rfl和分压电阻Rf2的公共端连接误差放大器的正相输入端，PMOS管P2的漏极通过并联电容Cout和负载ILOAD接地，PMOS管P2的漏极为LDO的输出端。[0038]当LDO的负载由正常工作状态进入关断状态的时候，负载关断信号端口 SLEEP电压信号会由低变高，此时通过脉冲产生电路在负载关断信号端口 SLEEP电压信号由低变高的时刻产生一窄脉冲，通过此窄脉冲去控制关断电路把PMOS管P2的栅极电压很快拉到电源VDD电压值，这样在窄脉冲的时间内PMOS管P2处于关断状态。为了降低LDO的静态功耗，分压电阻Rfl和分压电阻Rf2 —般都设计的比较大，所以即使PMOS管P2关断，由于电容Cout的存在，使得LDO输出电压VOUT就会保持LDO正常负载的时候的值，当窄脉冲消失时，PMOS管P2的栅极电压会慢慢降低到使LDO正常工作的状态的电压，从而有效避免了 LDO的输出过压现象。[0039]脉冲产生电路的具体实现方式，可以是任何能够根据所述负载关断信号端口 SLEEP的信号产生窄脉冲信号的电路；而关断电路的具体实现方式，可以是任何能够在接收到所述脉冲产生电路产生的窄脉冲信号时将PMOS管P2关断的电路。[0040]图3是本实用新型LDO的电路原理图，其中示出了脉冲产生电路和关断电路的一种具体实现方式[0041]脉冲产生电路包括PMOS管P4、匪OS管Ni、电容C、电阻R、与非门NANDl ；PMOS管 P4的栅极连接所述负载关断信号端口 SLEEP ；PMOS管P4的源极连接电源VDD，PMOS管P4 的漏极通过串联电阻R连接NMOS管m的漏极；NMOS管m的栅极连接所述负载关断信号端口 SLEEP ；NMOS管M的源极接地；电容C的上端连接电源VDD，下端连接所述PMOS管P4 的漏极和所述与非门NANDl的第一输入端；与非门NANDl的第二输入端连接负载关断信号端口 SLEEP ；与非门NANDl的输出端连接PMOS管P3的栅极。[0042]负载关断信号端口 SLEEP向脉冲产生电路输入信号时，脉冲产生电路输出一个窄脉冲信号。[0043]关断电路包括PMOS管P3，PMOS管P3的源极和电源VDD连接，PMOS管P3的漏极和PMOS管P2的栅极连接。[0044]PMOS管P2的源极与电源VDD连接，PMOS管P2的漏极为LDO的输出端。[0045]以上对本实用新型实施实例提供的技术方案进行了详细的介绍，本文中应用了具体实施例对本实用新型所实施的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型实施的原理；同时，对于本领域的一般技术人员，本实用新型实施例， 在具体实施方式
以及应用范围上均有改变之处，综上所述，本说明书内容不应该理解为对本实用新型的限制。
权利要求1.一种低压差线性稳压器，包括PMOS管P2，其特征在于，所述低压差线性稳压器还包括脉冲产生电路和关断电路；所述脉冲产生电路的输入端与负载关断信号端口 SLEEP连接，用于根据所述负载关断信号端口 SLEEP的信号，产生窄脉冲信号；所述关断电路，用于在接收到所述脉冲产生电路产生的窄脉冲信号时将所述PMOS管 P2关断。
2.根据权利要求1所述的低压差线性稳压器，其特征在于，所述低压差线性稳压器包括误差放大器、分压电阻Rfl、分压电阻Rf2、电容Cout ；所述误差放大器的反相输入端连接参考电压VREF ； 所述误差放大器的输出端连接所述PMOS管P2的栅极； 所述PMOS管P2的源极连接电源VDD ；所述PMOS管P2的漏极通过串联所述分压电阻Rfl和所述分压电阻Rf2接地； 所述分压电阻Rfl和所述分压电阻Rf2的公共端连接所述误差放大器的正相输入端； 所述PMOS管P2的漏极通过并联所述电容Cout和负载ILOAD接地； 所述PMOS管P2的漏极为所述低压差线性稳压器输出端。
3.根据权利要求2所述的低压差线性稳压器，其特征在于，所述脉冲产生电路包括 PMOS管P4、NMOS管Ni、电容C、电阻R、与非门NANDl ；所述PMOS管P4的栅极连接所述负载关断信号端口 SLEEP ；所述PMOS管P4的源极连接电源VDD，所述PMOS管P4的漏极通过串联所述电阻R连接所述NMOS管m的漏极；所述NMOS管m的栅极连接所述负载关断信号端口 SLEEP ； 所述NMOS管附的源极接地；所述电容C的上端连接电源VDD，下端连接所述PMOS管P4的漏极和所述与非门NANDl 的第一输入端；所述与非门NANDl的第二输入端连接所述负载关断信号端口 SLEEP ； 所述与非门NANDl的输出端为所述脉冲产生电路的输出端。
4.根据权利要求3所述的低压差线性稳压器，其特征在于，所述关断电路包括PMOS管 P3 ；所述PMOS管P3的栅极与所述脉冲产生电路的输出端连接；所述PMOS管P3的源极和所述电源VDD连接；所述PMOS管P3的漏极和所述PMOS管P2的栅极连接。
专利摘要本实用新型涉及一种低压差线性稳压器，包括PMOS管P2，还包括脉冲产生电路和关断电路；所述脉冲产生电路的输入端与负载关断信号端口SLEEP连接，用于根据所述负载关断信号端口SLEEP的信号，产生窄脉冲信号；所述关断电路，用于在接收到所述脉冲产生电路产生的窄脉冲信号时将所述PMOS管P2关断。当窄脉冲消失时，PMOS管P2的栅极电压会慢慢降低到低压差线性稳压器的正常工作状态，从而有效避免了低压差线性稳压器的输出过压现象。本实用新型通过采用脉冲产生电路和关断电路的结构，电路结构简单，成本低廉，可以大大降低负载突变时引起的低压差线性稳压器输出过压问题。
文档编号G05F1/56GK202257345SQ20112036564
公开日2012年5月30日 申请日期2011年9月28日 优先权日2011年9月28日
发明者孙丰军, 王东旺, 王帅旗 申请人:北京经纬恒润科技有限公司