低压差线性稳压器的制造方法
低压差线性稳压器的制造方法
【专利摘要】本发明公开一种低压差线性稳压器，除包括误差放大器、调整管、取样电路及一米勒电容外，该低压差线性稳压器还包括一共栅放大器，该共栅放大器设置于该米勒电容与该调整管栅极之间，该米勒电容接于该共栅放大器与该调整管漏极，该共栅放大器将米勒电容的采样缓冲后反馈至误差放大器输出端，以达到主次极点分离目的的同时，将米勒电容与调整管的栅极由缓冲器隔离，从而达到增加电路稳定性和改善PSRR的目的。
【专利说明】低压差线性稳压器
【技术领域】
[0001]本发明关于一种低压差线性稳压器(LDO, Low Dropout Regulator),特别是涉及一种稳定性高、PSRR较高的低压差线性稳压器。
【背景技术】
[0002]近来，越来越多的场合需要使用LDO (低压差线性稳压器)给芯片供电。在片上系统芯片，对无电容LDO的需求更加广泛，在设计无电容LDO时，交流稳定性是一个非常重要的性能。
[0003]图1为传统的LDO的电路示意图。如图1所示，传统的LDO包含一误差放大器、调整管mpd和取样电路，由NMOS管mnl和mn2组成的误差放大电路的差分对，该差分对源极接偏置电流源，PMOS管mpl和mp2组成镜像电流源，其作为差分对的有源负载，误差放大器之一输入端(mn2栅极)接参考电压VREF，其另一输入端(mnl栅极)接输出电压VOUT的采样，米样电压经误差放大器放大后从mn2漏极输出，该误差放大输出传送至调整管mpd的输入端(mpd栅极)，同时mn2漏极通过一米勒电容Ce与调整管mpd漏极相连,调整管mpd漏极输出稳压电压V0UT，该VOUT经取样电路R1/R2的电阻分压采样后送至误差放大器之一输入端(mnl的栅极)；若输出VOUT偏高,贝U米样电压偏高，误差放大器的误差输出增大，由于PMOS管mpl采用二极管接法，故PMOS管mpl漏极即NMOS管mnl漏极电压是一定的，在差分对的反相作用下NMOS管mn2漏极电压升高，于是调整管mpd栅极电压升高，调整管mpd漏极电压即VOUT下降，反之亦然。在传统LDO中，电路的稳定性依赖于增加的米勒电容Ce，但米勒电容Ce的接入对PSRR (Power Supply Rejection Ratio,电源抑制比)的恶化严重。
【发明内容】
[0004]为克服上述现有技术存在的问题，本发明的主要目的在于提供一种低压差线性稳压器，其通过在误差放大器和输出电路之间增加一共栅放大器，该共栅放大器将米勒电容的采样缓冲后反馈至误差放大器输出端，以达到主次极点分离的目的同时，将米勒电容与调整管的栅极由一个缓冲管隔离，从而达到增加电路稳定性和改善PSRR的目的。
[0005]为达上述目的，本发明提供一种低压差线性稳压器，包括误差放大器、调整管、取样电路及一米勒电容，该低压差线性稳压器还包括一共栅放大器，该共栅放大器设置于该米勒电容与该调整管栅极之间，该米勒电容接于该共栅放大器源极与该调整管漏极，该共栅放大器将米勒电容的采样缓冲后反馈至该误差放大器输出端，以实现将米勒电容与调整管栅极隔离。
[0006]进一步地，该共栅放大器包括第三NMOS管及第一电流源，该第三NMOS管与该第一电流源串联接于该调整管栅极与地之间，该第三NMOS管源极接第一电流源，栅极接参考电压，漏极接该误差放大器的输出端，该米勒电容接在该调整管漏极和该第三NMOS管源极间。
[0007]进一步地，该误差放大器包括第一 NMOS管和第二 NMOS管组成的差分对及第一PMOS管和第二 PMOS管组成的镜像电流源，该差分对源极接偏置电流源，该第一 PMOS管和第二 PMOS管组成镜像电流源作为差分对的有源负载，该第二 NMOS管栅极接参考电压，该第
一NMOS管栅极接输出电压的米样，米样电压经该误差放大器放大后从第二 NMOS管漏极输出，该误差放大器输出传送至该调整管的栅极，该第二 NMOS管漏极还与该第三NMOS管漏极相连，该调整管漏极输出稳压电压，经该取样电路的电阻分压采样后送至该第一 NMOS管栅极。
[0008]进一步地，该低压差线性稳压器还包括第二共栅补偿电流支路，该第二共栅补偿电流支路包括第四NMOS管和第二电流源，该第四NMOS管源极接该第二电流源，栅极接参考电压，漏极接该第一 NMOS管漏极。
[0009]进一步地，该共栅放大器及该第二共栅补偿电流支路均复用该第一 PMOS管与该第二 PMOS管组成的镜像电流源。
[0010]进一步地，该第一电流源与第二电流源相等。
[0011]进一步地，该共栅放大器采用对该误差放大器的差分对分离长度的方式实现共栅补偿。
[0012]进一步地，该误差放大器的差分对的两个NMOS管分裂为两个串联的NMOS管，将第
一NMOS管分裂为NMOS管mnll和mnlO串联，将第二 NMOS管分裂为NMOS管mn21和mn20串联，该NMOS管mnll、mnlO栅极接该取样电路的电压输出，NMOS管mnll漏极接该误差放大器的第一 PMOS管漏极，源极接NMOS管mnl O漏极，NMOS管mnl O源极接电流源负载，NMOS管mn21、mn20栅极接参考电压，NMOS管mn21漏极接该误差放大器的第二 PMOS管漏极，NMOS管mn21源极接NMOS管mn20漏极，NMOS管mn20源极接电流源负载，该米勒电容连接于该调整管漏极和该NMOS管mn21源极及该NMOS管mn20漏极构成的节点间。
[0013]与现有技术相比，本发明一种低压差线性稳压器通过在调整管栅极和米勒电容之间增加一共栅放大器，该共栅放大器将米勒电容的采样缓冲后反馈至误差放大器输出端，以实现将米勒电容与调整管栅极隔离，从而达到增加电路稳定性和改善PSRR的目的。
【专利附图】
【附图说明】
[0014]图1为传统的LDO的电路示意图；
[0015]图2为本发明一种低压差线性稳压器之第一较佳实施例的电路示意图；
[0016]图3为本发明一种低压差线性稳压器之第二较佳实施例的电路示意图；
[0017]图4为本发明第一较佳实施例(方法一)与现有技术所有器件采用典型设置(TT)、温度27摄氏度、负载电流Iload=50mA、3V输出时的PSRR的比较示意图；
[0018]图5为本发明第二较佳实施例(方法二)与现有技术所有器件采用典型设置(TT)、温度27摄氏度、负载电流Iload=50mA、3V，调整米勒电容让相位裕度均为60度，输出的PSRR的比较示意图。
【具体实施方式】
[0019]以下通过特定的具体实例并结合【专利附图】
【附图说明】本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
[0020]本发明一种低压差线性稳压器，在调整管栅极和米勒电容之间增加一共栅放大器，该共栅放大器将米勒电容的采样缓冲后反馈至误差放大器输出端，以实现将米勒电容与调整管栅极隔离，从而达到改善PSRR的目的，增加共栅放大器的方法有以下两种:一是直接在误差放大器输出端和调整管输入端节点Pl并联一共栅放大器实现共栅补偿，二、是采用差分对分离长度的办法实现共栅补偿。以下将一一作具体介绍。
[0021]图2为本发明一种低压差线性稳压器之第一较佳实施例的电路示意图。如图2所示，本发明一种低压差线性稳压器，包括:误差放大器20、调整管mpd、共栅放大器21以及取样电路22。误差放大器包括NMOS管mnl (第一 NMOS管)和NMOS管mn2 (第二 NMOS管)组成的差分对及PMOS管mpl (第一 PMOS管)和PMOS管mp2 (第二 PMOS管)组成的镜像电流源，该差分对源极接偏置电流源I，mpl和mp2组成镜像电流源作为差分对的有源负载，误差放大器20之一输入端(mn2栅极)接参考电压VREF，其另一输入端(mnl栅极)接输出电压VOUT的米样,米样电压经误差放大器放大后从mn2漏极输出，该误差放大输出传送至输出电路的输入端(mpd栅极)，mpd漏极输出稳压电压VOUT，该VOUT经取样电路22的电阻(R1/R2)分压采样后送至误差放大器之一输入端(mnl漏极)；共栅放大器21接于误差放大器20与调整管mpd之间，米勒电容Ce接于共栅放大器21与调整管mpd漏极之间，该共栅放大器将米勒电容Ce的采样缓冲后反馈至误差放大器输出端，以实现将米勒电容与调整管栅极隔离，从而达到改善PSRR的目的。在本发明第一较佳实施例中，共栅放大器21包括第三NMOS管mn3L及第一电流源II，第三NMOS管mn3L与第一电流源Il串联接于调整管mpd栅极与地之间，第三匪OS管mn3L源极接第一电流源II，栅极接参考电压VREF，其漏极接NMOS管mn2漏极，补偿电容(米勒电容)Ce接在调整管mpd漏极和mn3L源极间。在本发明中，接成共栅放大器的第三NMOS管mn3L起到电流缓冲器的作用，此缓冲器既实现了主次极点分离，而且又将米勒电容和调整管栅极隔离，因此本发明第一较佳实施例对稳定性的改进的同时，又提高了中高频率下的PSRR。需说明的是，为不增加过多偏置PMOS管，在本发明第一较佳实施例中，共栅放大器21复用了 mpl和mp2组成的镜像电流源。
[0022]为保证电路的对称性，在本发明第一较佳实施例中，在误差放大器之输入端即NMOS管mnl的漏极节点P2增加一第二共栅补偿电流支路23，该第二共栅补偿支路23包括第四NMOS管mn3R和第二电流源12，第四NMOS管mn3R源极接第二电流源12，栅极接参考电压VREF，漏极接mnl漏极，第二电流源12=11。同样，为不增加过多偏置PMOS管，第二共栅补偿电流支路23也复用mpl和mp2组成的镜像电流源。
[0023]图3为本发明一种低压差线性稳压器之第二较佳实施例的电路示意图。如图3所示，在本发明第二较佳实施例中，共栅放大器采用对误差放大器的差分对分离长度的办法实现共栅补偿。具体地说，将误差放大器的差分对的每个NMOS管分裂为两个串联的NMOS管，即mnl分裂为mnll和mnlO串联、mn2分裂为mn21和mn20串联，mnll、mnlO栅极仍然接取样电路的电压输出，mnl I漏极接mpl漏极,mnl I源极接mnlO漏极,mnlO源极接电流源负载I，mn2Umn20栅极仍然接参考电压VREF，mn21漏极接mp2漏极，mn21源极接mn20漏极，mn20源极接电流源负载I。控制mnll和mn21工作于饱和区(saturation region),补偿电容Ce连接于调整管mpd漏极和mn21源极及mn20漏极构成的节点间。
[0024]对取样输出来说，mn21构成共栅放大器，其具备电流缓冲器的作用，此缓冲器既实现了主次极点分离，而且又将米勒电容和调整管栅极隔离。因此本发明第二较佳实施例对稳定性的改进的同时，又提高了中高频率下的PSRR.[0025]需说明的是，虽然在本发明第二较佳实施例中，采用差分对分离长度的办法实现共栅补偿，但其实将镜像电流源的PMOS管mpl/mp2实施分离长度也是可行的，只是补偿输入离电源线过近会导致较差的PSRR。
[0026]图4为本发明第一较佳实施例(方法一)与现有技术所有器件采用典型设置(TT)、温度27摄氏度、负载电流Iload=50mA、3V输出时的PSRR的比较示意图。可见，当相位裕量均取60度时，在所有频段上本发明第一较佳实施例(方法一)的PSRR (下部较尖锐的曲线)明显优于现有技术。
[0027]图5为本发明第二较佳实施例(方法二)与现有技术所有器件采用典型设置(TT)、温度27摄氏度、负载电流Iload=50mA、3V，调整米勒电容让相位裕度均为60度，输出的PSRR的比较示意图，可见，当相位裕量均取60度时，在所有频段上本发明第二较佳实施例(方法二)的PSRR (下部较尖锐的曲线)明显优于现有技术。
[0028]综上所述，本发明一种低压差线性稳压器通过在调整管栅极和米勒电容之间增加一共栅放大器，该共栅放大器将米勒电容的采样缓冲后反馈至误差放大器的输出端，以用缓冲器既实现了主次极点分离，而且又将米勒电容和调整管栅极隔离，从而达到增加电路稳定性和改善PSRR的目的。
[0029]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
【权利要求】
1.一种低压差线性稳压器，包括误差放大器、调整管、取样电路及一米勒电容，其特征在于:该低压差线性稳压器还包括一共栅放大器，该共栅放大器设置于该米勒电容与该调整管栅极之间，该米勒电容接于该共栅放大器源极与该调整管漏极，该共栅放大器将米勒电容的采样缓冲后反馈至该误差放大器输出端，实现将该米勒电容与该调整管栅极隔离。
2.如权利要求1所述的一种低压差线性稳压器，其特征在于:该共栅放大器包括第三NMOS管及第一电流源，该第三NMOS管与该第一电流源串联接于该调整管栅极与地之间，该第三NMOS管源极接第一电流源，栅极接参考电压，漏极接该误差放大器的输出端，该米勒电容接在该调整管漏极和该第三NMOS管源极间。
3.如权利要求2所述的一种低压差线性稳压器，其特征在于:该误差放大器包括第一NMOS管和第二 NMOS管组成的差分对及第一 PMOS管和第二 PMOS管组成的镜像电流源，该差分对源极接偏置电流源，该第一 PMOS管和第二 PMOS管组成镜像电流源作为差分对的有源负载，该第二 NMOS管栅极接参考电压，该第一 NMOS管栅极接输出电压的采样，采样电压经该误差放大器放大后从第二 NMOS管漏极输出，该误差放大输出传送至该调整管的栅极，该第二 NMOS管漏极还与该第三NMOS管漏极相连，该调整管漏极输出稳压电压，经该取样电路的电阻分压采样后送至该第一 NMOS管栅极。
4.如权利要求3所述的一种低压差线性稳压器，其特征在于:该低压差线性稳压器还包括第二共栅补偿电流支路，该第二共栅补偿电流支路包括第四NMOS管和第二电流源，该第四NMOS管源极接该第二电流源，栅极接参考电压，漏极接该第一 NMOS管漏极。
5.如权利要求4所述的一种低压差线性稳压器，其特征在于:该共栅放大器及该第二共栅补偿电流支路均复用该第一 PMOS管与该第二 PMOS管组成的镜像电流源。
6.如权利要求5所述的一种低压差线性稳压器，其特征在于:该第一电流源与第二电流源相等。
7.如权利要求1所述的一种低压差线性稳压器，其特征在于:该共栅放大器采用对该误差放大器的差分对分离长度的方式实现共栅补偿。
8.如权利要求7所述的一种低压差线性稳压器，其特征在于:该误差放大器的差分对的两个NMOS管分裂为两个串联的NMOS管，将第一 NMOS管分裂为NMOS管mnll和mnlO串联，将第二 NMOS管分裂为NMOS管mn21和mn20串联，该NMOS管mnll、mn 10栅极接该取样电路的电压输出，NMOS管mnl I漏极接该误差放大器的第一 PMOS管漏极，源极接NMOS管mnlO漏极，NMOS管mnlO源极接电流源负载，NMOS管mn21、mn20栅极接参考电压，NMOS管mn21漏极接该误差放大器的第二 PMOS管漏极，NMOS管mn21源极接NMOS管mn20漏极，NMOS管mn20源极接电流源负载，该米勒电容连接于该调整管漏极和该NMOS管mn21源极及该NMOS管mn20漏极构成的节点间。
【文档编号】G05F1/56GK103713682SQ201410010118
【公开日】2014年4月9日 申请日期:2014年1月9日 优先权日:2014年1月9日
【发明者】徐光磊 申请人:上海华虹宏力半导体制造有限公司
【专利摘要】本发明公开一种低压差线性稳压器，除包括误差放大器、调整管、取样电路及一米勒电容外，该低压差线性稳压器还包括一共栅放大器，该共栅放大器设置于该米勒电容与该调整管栅极之间，该米勒电容接于该共栅放大器与该调整管漏极，该共栅放大器将米勒电容的采样缓冲后反馈至误差放大器输出端，以达到主次极点分离目的的同时，将米勒电容与调整管的栅极由缓冲器隔离，从而达到增加电路稳定性和改善PSRR的目的。
【专利说明】低压差线性稳压器
【技术领域】
[0001]本发明关于一种低压差线性稳压器(LDO, Low Dropout Regulator),特别是涉及一种稳定性高、PSRR较高的低压差线性稳压器。
【背景技术】
[0002]近来，越来越多的场合需要使用LDO (低压差线性稳压器)给芯片供电。在片上系统芯片，对无电容LDO的需求更加广泛，在设计无电容LDO时，交流稳定性是一个非常重要的性能。
[0003]图1为传统的LDO的电路示意图。如图1所示，传统的LDO包含一误差放大器、调整管mpd和取样电路，由NMOS管mnl和mn2组成的误差放大电路的差分对，该差分对源极接偏置电流源，PMOS管mpl和mp2组成镜像电流源，其作为差分对的有源负载，误差放大器之一输入端(mn2栅极)接参考电压VREF，其另一输入端(mnl栅极)接输出电压VOUT的采样，米样电压经误差放大器放大后从mn2漏极输出，该误差放大输出传送至调整管mpd的输入端(mpd栅极)，同时mn2漏极通过一米勒电容Ce与调整管mpd漏极相连,调整管mpd漏极输出稳压电压V0UT，该VOUT经取样电路R1/R2的电阻分压采样后送至误差放大器之一输入端(mnl的栅极)；若输出VOUT偏高,贝U米样电压偏高，误差放大器的误差输出增大，由于PMOS管mpl采用二极管接法，故PMOS管mpl漏极即NMOS管mnl漏极电压是一定的，在差分对的反相作用下NMOS管mn2漏极电压升高，于是调整管mpd栅极电压升高，调整管mpd漏极电压即VOUT下降，反之亦然。在传统LDO中，电路的稳定性依赖于增加的米勒电容Ce，但米勒电容Ce的接入对PSRR (Power Supply Rejection Ratio,电源抑制比)的恶化严重。
【发明内容】
[0004]为克服上述现有技术存在的问题，本发明的主要目的在于提供一种低压差线性稳压器，其通过在误差放大器和输出电路之间增加一共栅放大器，该共栅放大器将米勒电容的采样缓冲后反馈至误差放大器输出端，以达到主次极点分离的目的同时，将米勒电容与调整管的栅极由一个缓冲管隔离，从而达到增加电路稳定性和改善PSRR的目的。
[0005]为达上述目的，本发明提供一种低压差线性稳压器，包括误差放大器、调整管、取样电路及一米勒电容，该低压差线性稳压器还包括一共栅放大器，该共栅放大器设置于该米勒电容与该调整管栅极之间，该米勒电容接于该共栅放大器源极与该调整管漏极，该共栅放大器将米勒电容的采样缓冲后反馈至该误差放大器输出端，以实现将米勒电容与调整管栅极隔离。
[0006]进一步地，该共栅放大器包括第三NMOS管及第一电流源，该第三NMOS管与该第一电流源串联接于该调整管栅极与地之间，该第三NMOS管源极接第一电流源，栅极接参考电压，漏极接该误差放大器的输出端，该米勒电容接在该调整管漏极和该第三NMOS管源极间。
[0007]进一步地，该误差放大器包括第一 NMOS管和第二 NMOS管组成的差分对及第一PMOS管和第二 PMOS管组成的镜像电流源，该差分对源极接偏置电流源，该第一 PMOS管和第二 PMOS管组成镜像电流源作为差分对的有源负载，该第二 NMOS管栅极接参考电压，该第
一NMOS管栅极接输出电压的米样，米样电压经该误差放大器放大后从第二 NMOS管漏极输出，该误差放大器输出传送至该调整管的栅极，该第二 NMOS管漏极还与该第三NMOS管漏极相连，该调整管漏极输出稳压电压，经该取样电路的电阻分压采样后送至该第一 NMOS管栅极。
[0008]进一步地，该低压差线性稳压器还包括第二共栅补偿电流支路，该第二共栅补偿电流支路包括第四NMOS管和第二电流源，该第四NMOS管源极接该第二电流源，栅极接参考电压，漏极接该第一 NMOS管漏极。
[0009]进一步地，该共栅放大器及该第二共栅补偿电流支路均复用该第一 PMOS管与该第二 PMOS管组成的镜像电流源。
[0010]进一步地，该第一电流源与第二电流源相等。
[0011]进一步地，该共栅放大器采用对该误差放大器的差分对分离长度的方式实现共栅补偿。
[0012]进一步地，该误差放大器的差分对的两个NMOS管分裂为两个串联的NMOS管，将第
一NMOS管分裂为NMOS管mnll和mnlO串联，将第二 NMOS管分裂为NMOS管mn21和mn20串联，该NMOS管mnll、mnlO栅极接该取样电路的电压输出，NMOS管mnll漏极接该误差放大器的第一 PMOS管漏极，源极接NMOS管mnl O漏极，NMOS管mnl O源极接电流源负载，NMOS管mn21、mn20栅极接参考电压，NMOS管mn21漏极接该误差放大器的第二 PMOS管漏极，NMOS管mn21源极接NMOS管mn20漏极，NMOS管mn20源极接电流源负载，该米勒电容连接于该调整管漏极和该NMOS管mn21源极及该NMOS管mn20漏极构成的节点间。
[0013]与现有技术相比，本发明一种低压差线性稳压器通过在调整管栅极和米勒电容之间增加一共栅放大器，该共栅放大器将米勒电容的采样缓冲后反馈至误差放大器输出端，以实现将米勒电容与调整管栅极隔离，从而达到增加电路稳定性和改善PSRR的目的。
【专利附图】
【附图说明】
[0014]图1为传统的LDO的电路示意图；
[0015]图2为本发明一种低压差线性稳压器之第一较佳实施例的电路示意图；
[0016]图3为本发明一种低压差线性稳压器之第二较佳实施例的电路示意图；
[0017]图4为本发明第一较佳实施例(方法一)与现有技术所有器件采用典型设置(TT)、温度27摄氏度、负载电流Iload=50mA、3V输出时的PSRR的比较示意图；
[0018]图5为本发明第二较佳实施例(方法二)与现有技术所有器件采用典型设置(TT)、温度27摄氏度、负载电流Iload=50mA、3V，调整米勒电容让相位裕度均为60度，输出的PSRR的比较示意图。
【具体实施方式】
[0019]以下通过特定的具体实例并结合【专利附图】
【附图说明】本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
[0020]本发明一种低压差线性稳压器，在调整管栅极和米勒电容之间增加一共栅放大器，该共栅放大器将米勒电容的采样缓冲后反馈至误差放大器输出端，以实现将米勒电容与调整管栅极隔离，从而达到改善PSRR的目的，增加共栅放大器的方法有以下两种:一是直接在误差放大器输出端和调整管输入端节点Pl并联一共栅放大器实现共栅补偿，二、是采用差分对分离长度的办法实现共栅补偿。以下将一一作具体介绍。
[0021]图2为本发明一种低压差线性稳压器之第一较佳实施例的电路示意图。如图2所示，本发明一种低压差线性稳压器，包括:误差放大器20、调整管mpd、共栅放大器21以及取样电路22。误差放大器包括NMOS管mnl (第一 NMOS管)和NMOS管mn2 (第二 NMOS管)组成的差分对及PMOS管mpl (第一 PMOS管)和PMOS管mp2 (第二 PMOS管)组成的镜像电流源，该差分对源极接偏置电流源I，mpl和mp2组成镜像电流源作为差分对的有源负载，误差放大器20之一输入端(mn2栅极)接参考电压VREF，其另一输入端(mnl栅极)接输出电压VOUT的米样,米样电压经误差放大器放大后从mn2漏极输出，该误差放大输出传送至输出电路的输入端(mpd栅极)，mpd漏极输出稳压电压VOUT，该VOUT经取样电路22的电阻(R1/R2)分压采样后送至误差放大器之一输入端(mnl漏极)；共栅放大器21接于误差放大器20与调整管mpd之间，米勒电容Ce接于共栅放大器21与调整管mpd漏极之间，该共栅放大器将米勒电容Ce的采样缓冲后反馈至误差放大器输出端，以实现将米勒电容与调整管栅极隔离，从而达到改善PSRR的目的。在本发明第一较佳实施例中，共栅放大器21包括第三NMOS管mn3L及第一电流源II，第三NMOS管mn3L与第一电流源Il串联接于调整管mpd栅极与地之间，第三匪OS管mn3L源极接第一电流源II，栅极接参考电压VREF，其漏极接NMOS管mn2漏极，补偿电容(米勒电容)Ce接在调整管mpd漏极和mn3L源极间。在本发明中，接成共栅放大器的第三NMOS管mn3L起到电流缓冲器的作用，此缓冲器既实现了主次极点分离，而且又将米勒电容和调整管栅极隔离，因此本发明第一较佳实施例对稳定性的改进的同时，又提高了中高频率下的PSRR。需说明的是，为不增加过多偏置PMOS管，在本发明第一较佳实施例中，共栅放大器21复用了 mpl和mp2组成的镜像电流源。
[0022]为保证电路的对称性，在本发明第一较佳实施例中，在误差放大器之输入端即NMOS管mnl的漏极节点P2增加一第二共栅补偿电流支路23，该第二共栅补偿支路23包括第四NMOS管mn3R和第二电流源12，第四NMOS管mn3R源极接第二电流源12，栅极接参考电压VREF，漏极接mnl漏极，第二电流源12=11。同样，为不增加过多偏置PMOS管，第二共栅补偿电流支路23也复用mpl和mp2组成的镜像电流源。
[0023]图3为本发明一种低压差线性稳压器之第二较佳实施例的电路示意图。如图3所示，在本发明第二较佳实施例中，共栅放大器采用对误差放大器的差分对分离长度的办法实现共栅补偿。具体地说，将误差放大器的差分对的每个NMOS管分裂为两个串联的NMOS管，即mnl分裂为mnll和mnlO串联、mn2分裂为mn21和mn20串联，mnll、mnlO栅极仍然接取样电路的电压输出，mnl I漏极接mpl漏极,mnl I源极接mnlO漏极,mnlO源极接电流源负载I，mn2Umn20栅极仍然接参考电压VREF，mn21漏极接mp2漏极，mn21源极接mn20漏极，mn20源极接电流源负载I。控制mnll和mn21工作于饱和区(saturation region),补偿电容Ce连接于调整管mpd漏极和mn21源极及mn20漏极构成的节点间。
[0024]对取样输出来说，mn21构成共栅放大器，其具备电流缓冲器的作用，此缓冲器既实现了主次极点分离，而且又将米勒电容和调整管栅极隔离。因此本发明第二较佳实施例对稳定性的改进的同时，又提高了中高频率下的PSRR.[0025]需说明的是，虽然在本发明第二较佳实施例中，采用差分对分离长度的办法实现共栅补偿，但其实将镜像电流源的PMOS管mpl/mp2实施分离长度也是可行的，只是补偿输入离电源线过近会导致较差的PSRR。
[0026]图4为本发明第一较佳实施例(方法一)与现有技术所有器件采用典型设置(TT)、温度27摄氏度、负载电流Iload=50mA、3V输出时的PSRR的比较示意图。可见，当相位裕量均取60度时，在所有频段上本发明第一较佳实施例(方法一)的PSRR (下部较尖锐的曲线)明显优于现有技术。
[0027]图5为本发明第二较佳实施例(方法二)与现有技术所有器件采用典型设置(TT)、温度27摄氏度、负载电流Iload=50mA、3V，调整米勒电容让相位裕度均为60度，输出的PSRR的比较示意图，可见，当相位裕量均取60度时，在所有频段上本发明第二较佳实施例(方法二)的PSRR (下部较尖锐的曲线)明显优于现有技术。
[0028]综上所述，本发明一种低压差线性稳压器通过在调整管栅极和米勒电容之间增加一共栅放大器，该共栅放大器将米勒电容的采样缓冲后反馈至误差放大器的输出端，以用缓冲器既实现了主次极点分离，而且又将米勒电容和调整管栅极隔离，从而达到增加电路稳定性和改善PSRR的目的。
[0029]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
【权利要求】
1.一种低压差线性稳压器，包括误差放大器、调整管、取样电路及一米勒电容，其特征在于:该低压差线性稳压器还包括一共栅放大器，该共栅放大器设置于该米勒电容与该调整管栅极之间，该米勒电容接于该共栅放大器源极与该调整管漏极，该共栅放大器将米勒电容的采样缓冲后反馈至该误差放大器输出端，实现将该米勒电容与该调整管栅极隔离。
2.如权利要求1所述的一种低压差线性稳压器，其特征在于:该共栅放大器包括第三NMOS管及第一电流源，该第三NMOS管与该第一电流源串联接于该调整管栅极与地之间，该第三NMOS管源极接第一电流源，栅极接参考电压，漏极接该误差放大器的输出端，该米勒电容接在该调整管漏极和该第三NMOS管源极间。
3.如权利要求2所述的一种低压差线性稳压器，其特征在于:该误差放大器包括第一NMOS管和第二 NMOS管组成的差分对及第一 PMOS管和第二 PMOS管组成的镜像电流源，该差分对源极接偏置电流源，该第一 PMOS管和第二 PMOS管组成镜像电流源作为差分对的有源负载，该第二 NMOS管栅极接参考电压，该第一 NMOS管栅极接输出电压的采样，采样电压经该误差放大器放大后从第二 NMOS管漏极输出，该误差放大输出传送至该调整管的栅极，该第二 NMOS管漏极还与该第三NMOS管漏极相连，该调整管漏极输出稳压电压，经该取样电路的电阻分压采样后送至该第一 NMOS管栅极。
4.如权利要求3所述的一种低压差线性稳压器，其特征在于:该低压差线性稳压器还包括第二共栅补偿电流支路，该第二共栅补偿电流支路包括第四NMOS管和第二电流源，该第四NMOS管源极接该第二电流源，栅极接参考电压，漏极接该第一 NMOS管漏极。
5.如权利要求4所述的一种低压差线性稳压器，其特征在于:该共栅放大器及该第二共栅补偿电流支路均复用该第一 PMOS管与该第二 PMOS管组成的镜像电流源。
6.如权利要求5所述的一种低压差线性稳压器，其特征在于:该第一电流源与第二电流源相等。
7.如权利要求1所述的一种低压差线性稳压器，其特征在于:该共栅放大器采用对该误差放大器的差分对分离长度的方式实现共栅补偿。
8.如权利要求7所述的一种低压差线性稳压器，其特征在于:该误差放大器的差分对的两个NMOS管分裂为两个串联的NMOS管，将第一 NMOS管分裂为NMOS管mnll和mnlO串联，将第二 NMOS管分裂为NMOS管mn21和mn20串联，该NMOS管mnll、mn 10栅极接该取样电路的电压输出，NMOS管mnl I漏极接该误差放大器的第一 PMOS管漏极，源极接NMOS管mnlO漏极，NMOS管mnlO源极接电流源负载，NMOS管mn21、mn20栅极接参考电压，NMOS管mn21漏极接该误差放大器的第二 PMOS管漏极，NMOS管mn21源极接NMOS管mn20漏极，NMOS管mn20源极接电流源负载，该米勒电容连接于该调整管漏极和该NMOS管mn21源极及该NMOS管mn20漏极构成的节点间。
【文档编号】G05F1/56GK103713682SQ201410010118
【公开日】2014年4月9日 申请日期:2014年1月9日 优先权日:2014年1月9日
【发明者】徐光磊 申请人:上海华虹宏力半导体制造有限公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1