专利名称：Ldo电路的制作方法
技术领域：
本实用新型涉及芯片电源管理领域，特别是涉及一种低功耗LDO (LOW DROP-OUT线性稳压器)电路。
背景技术：
近些年来，如何降低芯片的功耗成为芯片设计中的重要课题。在芯片的使用中，很多情况下芯片会处于低功耗待机状态。此时就需要一个低功耗的LDO电路为芯片提供电源。传统的LDO电路由带隙参考电路，运算放大器和电阻等部分组成，其结构如
图1所示。带隙参考电路产生一个与温度及电压无关的参考电压VREF，运算放大器与功率管MP3组成的反馈回路用来保持输出电压的稳定。在传统LDO电路结构中，带隙参考电路和运算放大器均需要消耗功耗，因此降低传统结构的LDO电路功耗存在限制。芯片在低功耗状态工作时所需要的电流会很小，如果在这种情况下采用传统LDO电路为其供电，可能会出现LDO电路本身消耗的静态电流大于芯片本身消耗电流的情况。另外传统的LDO电路结构还需要进行补偿以保证环路的稳定性，从而使得电路的设计复杂度增加。
实用新型内容本实用新型要解决的技术问题是提供一种LDO电路，可以降低电路的功耗和实现的复杂度，且可减小芯片面积。为解决上述技术问题，本实用新型的LDO电路，包括:一功率管，为所述功率管提供偏置电压的一偏置电压产生电路，为所述偏置电压产生电路提供偏置电流的一偏置电流产生电路。本实用新型没有采用运算放大器和带隙参考电路，电路运行稳定，可以有效降低电路功耗；电路结构简单，电路的设计复杂度降低，能减小芯片的面积。
以下结合附图与具体实施方式
对本实用新型作进一步详细的说明:图1是传统的LDO电路原理图；图2是本实用新型的低功耗LDO电路一实施例原理图。
具体实施方式
参见图2所示，本实用新型所述的低功耗LDO电路在下面的实施例中包括:一偏置
电流产生电路，一偏置电压产生电路，一功率管。所述偏置电流产生电路，由多个串联的PMOS晶体管PMOSC和第一NMOS晶体管丽I组成，其中，多个串联的PMOS晶体管PMOSC中，所有PMOS管的栅极均接地GND，第一个PMOS管的源极与电源电压VDD相连接，最后一个PMOS管的漏极与第一 NMOS晶体管丽I的漏极和栅极相连接，第一 NMOS晶体管丽I的源极接地GND。多个串联的PMOS晶体管PMOSC用来产生大的电阻，该电阻与第一NMOS晶体管丽I结合可以产生一个偏置电流，偏置电流的大小可以通过改变PMOS管的个数和宽长比来调节。所述偏置电压产生电路，由第二NMOS晶体管丽2、第一PMOS晶体管MPl，第二PMOS晶体管MP2和多个采用二极管连接方式串联连接的MOS管MOSC构成，通过调整串联的MOS管个数、类型、宽长比以及偏置电流的大小来产生不同的偏置电压。第一 PMOS晶体管MPl和第二 PMOS晶体管MP2的源极与电源电压VDD相连接，第一 PMOS晶体管MPl的栅极和漏极、第二 PMOS晶体管MP2的栅极与第二 NMOS晶体管丽2的漏极相连接；第二 NMOS晶体管MN2的栅极与所述偏置电流产生电路中的第一 NMOS晶体管丽I的栅极相连接，第二 NMOS晶体管丽2的源极接地GND。第二 PMOS晶体管MP2的漏极与多个采用二极管连接方式串联连接的MOS管MOSC中的第一个NMOS晶体管的漏极和栅极相连接，多个采用二极管连接方式串联连接的MOS晶体管MOSC中最后一个PMOS晶体管的漏极接地GND。在本实施例中，所述偏置电压产生电路的多个采用二极管连接方式串联连接的MOS管M0SC，由两个采用二极管连接方式的NMOS晶体管和一个采用二极管连接方式的PMOS晶体管组成。这样产生的偏置电压Vbias约为2Vgsn+|Vgs|，Vgsn, Vgsp分别为NMOS晶体管和PMOS晶体管的栅源电压，由此，本实用新型所述的低功耗LDO电路的输出电压为Vgsn+1 Vgsp I，可以确保输出电压VOUT满足数字电路的要求。所述功率管，由第三NMOS晶体管丽3构成。第三NMOS晶体管丽3的漏极与电源电压VDD相连接，其栅极与所述偏置电压产生电路中第二 PMOS晶体管MP2的漏极相连接，其源极与负载电路LOAD和电容Cl的一端相连接，负载电路LOAD和电容Cl的另一端接地GND。第三NMOS晶体管丽3的源极作为电路的输出端输出电压V0UT。所述偏置电流通过电流镜电路(第一 NMOS管MNl和第二 NMOS管MN2，第一 PMOS晶体管MPI和第二 PMOS晶体管MP2)加到采用二极管方式串联连接的多个MOS晶体管MOSC上，从而为功率管丽3的栅极提供偏置电压Vbias，这样LDO电路的输出电压值为Vbias-Vgs，Vgs为功率管的栅源电压值；通过调节偏置电压Vbias的大小可以改变LDO电路的输出电压 VOUT。虽然本实用新型利用具体的实施例进行说明，但是对实施例的说明并不限制本实用新型的范围。本领域内的熟练技术人员通过参考本实用新型的说明，在不背离本实用新型的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。
权利要求1.一种线性稳压器LDO电路，其特征在于，包括:一功率管，为所述功率管提供偏置电压的一偏置电压产生电路，为所述偏置电压产生电路提供偏置电流的一偏置电流产生电路。
2.如权利要求1所述的电路，其特征在于:所述偏置电流产生电路，由多个串联的PMOS晶体管和第一 NMOS晶体管组成，其中，多个串联的PMOS晶体管中，所有PMOS管的栅极均接地，第一个PMOS管的源极与电源电压相连接，最后一个PMOS管的漏极与第一 NMOS晶体管的漏极和栅极相连接，第一 NMOS晶体管的源极接地。
3.如权利要求2所述的电路，其特征在于:通过改变所述多个串联的PMOS晶体管的个数和宽长比来调节偏置电流的大小。
4.如权利要求1或2所述的电路，其特征在于:所述偏置电压产生电路，由第二NMOS晶体管、第一 PMOS晶体管，第二 PMOS晶体管和多个采用二极管连接方式串联连接的MOS晶体管构成； 第一 PMOS晶体管和第二 PMOS晶体管的源极与电源电压相连接，第一 PMOS晶体管的栅极和漏极、第二 PMOS晶体管的栅极与第二 NMOS晶体管的漏极相连接；第二 NMOS晶体管的栅极与所述偏置电流产生电路中的第一 NMOS晶体管的栅极相连接，第二 NMOS晶体管的源极接地； 第二 PMOS晶体管的漏极与多个采用二极管连接方式串联连接的MOS晶体管中的第一个NMOS晶体管的漏极和栅极相连接，多个采用二极管连接方式串联连接的MOS晶体管中最后一个PMOS晶体管的漏极接地GND。
5.如权利要求4所述的电路，其特征在于:所述功率管，由第三NMOS晶体管构成；第三NMOS晶体管的漏极与电源电压相连接，其栅极与所述偏置电压产生电路中第二 PMOS晶体管的漏极相连接，负载电路连接在第三NMOS晶体管的源极与地之间。
6.如权利要求4所述的电路，其特征在于:通过调整所述多个采用二极管连接方式串联连接的MOS晶体管个数、类型、宽长比和/或偏置电流的大小来产生不同的偏置电压。
专利摘要本实用新型公开了一种低功耗线性稳压器LDO电路，包括一功率管，为所述功率管提供偏置电压的一偏置电压产生电路，为所述偏置电压产生电路提供偏置电流的一偏置电流产生电路。本实用新型可以降低电路的功耗和实现的复杂度，且可减小芯片面积。
文档编号G05F1/56GK203025598SQ201220646410
公开日2013年6月26日 申请日期2012年11月29日 优先权日2012年11月29日
发明者徐家雷, 苏威和, 武洁 申请人:上海华虹集成电路有限责任公司