输出级电路的制作方法

本发明涉及一种输出级电路架构。

背景技术：

目前在输出级电路的设计上，为达到高速且高效率的目的，电路大部分采用推挽式(push-pull)的架构输出，此架构优点为输出电压可达到近乎轨对轨(rail-to-rail)的输出，因此效率高且易于整合于集成电路中。随着半导体工艺的进步，已经来到纳米的世代，故微缩元件所能承受的崩溃电压越来越低，因此，输出的电压范围将受限于工艺特性而越来越低，若欲使用在输出电压大于元件崩溃电压的系统中，将越来越困难。

技术实现要素：

本公开的一实施例提供一种输出级电路，该输出级电路包含：一功率反相器，耦接一信号端；以及一动态偏压电路，该动态偏压电路电性连接于一系统电压端与该功率反相器之间，该动态偏压电路包含至少一齐纳二极管，用以维持该功率反相器的至少一晶体管的栅极与源极之间的跨压于一第一绝对值范围内，该至少一晶体管该栅极与漏极之间、该漏极与该源极之间的跨压于一第二绝对值范围内。

本公开的一实施例提供一种输出级电路的信号处理方法，该方法包括：接收一第一电平信号；维持p型晶体管的栅极与源极之间的跨压，以及维持栅极与漏极之间的跨压，以及维持漏极与源极之间的跨压，该跨压使得该p型晶体管在导通时工作于线性区；输出一系统最高压；接收一第二电平信号；维持n型晶体管的栅极与源极之间的跨压以及维持栅极与漏极之间的跨压，以及维持漏极与源极之间的跨压，该跨压使得该n型晶体管在导通时工作于线性区；以及输出一系统最低压。

前文已颇为广泛地概述本发明的特征及技术优势以便可更好地理解随后的本发明的详细描述。本发明的额外特征及优势将在下文中加以描述，且形成本发明的权利要求书的主题。本领域技术人员应了解，所揭示的概念及特定实施例可易于用作修改或设计其他结构或程序以用于进行本发明的同样目的的基础。本领域技术人员亦应认识到，此等等效构造并不脱离如随附权利要求书中所阐明的本发明的精神及范围。

附图说明

由以下详细说明与附随图式得以最佳了解本申请案揭示内容的各方面。注意，根据产业的标准实施方式，各种特征并非依比例绘示。实际上，为了清楚讨论，可任意增大或缩小各种特征的尺寸。

图1是根据一些实施例说明超声波系统的装置表示图。

图2是根据一些实施例说明输出级电路的装置表示图。

图3是根据一些实施例说明输出级电路的装置表示图。

图4是根据一些实施例说明输出级电路的装置表示图。

上文已经概略地叙述本公开的附图，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求书标的的其它技术特征及优点将描述于下文。本公开所属技术领域的技术人员应可了解，下文揭示的概念与特定实施例可作为基础而相当轻易地予以修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域的技术人员亦应可了解，这类等效的建构并无法脱离后附的权利要求书所提出的本公开的精神和范围。

【符号说明】

11传感器阵列12高压多工器

13脉冲器14数字信号处理器

15a/d转换器16可调制增益放大器

17低噪声放大器18传送/接收开关

19节点20高压信号

21上半部动态偏压电路22下半部动态偏压电路

23功率反相器24上半部保护电路

25下半部保护电路26负载

27上半部电平移相器28下半部电平移相器

27-1电平移相器及延迟电路28-1电平移相器及延迟电路

29节点30节点

31节点32二极管

33电阻34齐纳二极管

35二极管36电阻

37齐纳二极管38电阻

39电容41上半部电平移相器

42齐纳二极管43电阻

44电阻45功率反相器

46负载47节点

48节点49节点

51上半部动态偏压电路52齐纳二极管

53电阻54肖特基二极管

61下半部电平移相器62齐纳二极管

63电阻64电阻

66逆变器

71下半部动态偏压电路72齐纳二极管

73电阻74肖特基二极管

81上半部保护电路91下半部保护电路

92齐纳二极管93电阻

94电阻95电阻

100超声波系统101上半部电平移相器

102电平移相器及延迟电路103下半部电平移相器

104电平移相器及延迟电路

106节点108节点

200输出级电路300输出级电路

400输出级电路

mp1、mp2、mp4p型晶体管mn1、mn2、mn3n型晶体管

vh1第一高压端vh2第二高压端

vl1第一低压端vl2第二低压端

in_p、in_n信号输入端

q1、q2、q6、q7、q10、q11p型q3、q4、q5、q8、q9n型晶体管晶体管

r1～r7p型晶体管vc定电源

vdd电压端s1～s7n型晶体管

vss电压端

具体实施方式

以下揭示内容提供许多不同的实施方式或范例，用于实施本申请案的不同特征。元件与配置的特定范例的描述如下，以简化本申请案的揭示内容。当然，这些仅为范例，并非用于限制本申请案。例如，以下描述在第二特征上或上方形成第一特征可包含形成直接接触的第一与第二特征的实施方式，也可包含在该第一与第二特征之间形成其他特征的实施方式，因而该第一与第二特征可并非直接接触。此外，本申请案可在不同范例中重复元件符号和/或字母。此重复为了简化与清楚的目的，而非支配不同实施方式和/或所讨论架构之间的关系。

再者，本申请案可使用空间对应语词，例如「之下」、「低于」、「较低」、「高于」、「较高」等类似语词的简单说明，以描述图式中一元件或特征与另一元件或特征的关系。空间对应语词用以包括除了图式中描述的位向之外，装置于使用或操作中的不同位向。装置或可被定位(旋转90度或是其他位向)，并且可相应解释本申请案使用的空间对应描述。

本申请的实施例公开一种输出电压不受限于元件崩溃电压的输出级电路。在集成电路中，先进的工艺让半导体元件持续微缩，半导体元件通道越短使得开关速度更快，然而微缩结果使该微缩半导体元件本身较无法同时忍受高电压及大电流操作。举例来说，在超声波电路的领域中，输出端需要高压脉冲产生器来驱动探头，若是想要使用集成电路工艺来实现高电压输出，输出级电路就需要有特殊的设计来克服个别元件的低崩溃电压。一般而言，高压脉冲产生器的输出级电路受限于元件的崩溃电压。例如：60v的元件用于输出级只能输出0～60v或是±30v的输出电压。本申请提供一种输出电压不受限于元件崩溃电压的输出级电路，可设计以低压的半导体元件实现较大摆幅的输出电压。

图1是根据一些实施例说明超声波系统100的装置表示图。超声波系统100包含传感器阵列11、高压多工器12、脉冲器13、数字信号处理器14、a/d转换器15、可调制增益放大器16、低噪声放大器17、传送/接收开关18等。传感器阵列11电性连接高压多工器12，高压多工器12、脉冲器13的输出端、传送/接收开关18连接于节点19，传送/接收开关18连接低噪声放大器17，低噪声放大器17连接可调制增益放大器16，可调制增益放大器16连接a/d转换器15，低噪声放大器17位于传送/接收开关18和可调制增益放大器16之间，可调制增益放大器16位于a/d转换器15和低噪声放大器17之间，a/d转换器15位于可调制增益放大器16和数字信号处理器14之间，数字信号处理器14同时连接脉冲器13与a/d转换器15。

数字信号处理器14能处理整个超声波系统100的信号运算，数字信号处理器14命令脉冲器13发出一高压信号20，藉由传送/接收开关18的通道控制，导引高压信号20经过节点19并且传送到高压多工器12，高压多工器12通过选择线的切换控制，导引多个信号通道的切换，信号进一步传送到传感器阵列11，传感器阵列11(transducerarray)能将电子信号转换为音波或其他物理信号例如光或热，并且将音波发射到被感测物体上，例如：人或动物。被感测物体接受该音波后产生反射音波或其他物理信息，传感器阵列11能感测到被测量的信息，并能将感测到的信息转换成为低压信号。带有生理信息的低压信号藉由高压多工器12的通道选择，将低压信号传输到节点19，通过传送/接收开关18将低压信号传输到低噪声放大器17，低噪声放大器17将低压信号放大，以便于下一级的信号处理，低压信号进一步接受可调制增益放大器16和a/d转换器15的处理，数字信号处理器14接收该带有生理信息的低压信号，并且进行解读。可调制增益放大器16能调整信号的增益，让上下级电路能匹配。a/d转换器15能将模拟信号转换成数字信号。

本申请着重于脉冲器13内的输出级电路，目的在于使用集成电路工艺与耐低压元件，来实现高电压、高摆幅的输出，详细说明如下。

图2是根据一些实施例说明输出级电路200的装置表示图。输出级电路200包含上半部动态偏压电路21、下半部动态偏压电路22、功率反相器23、上半部保护电路24、下半部保护电路25、负载26、上半部电平移相器27、下半部电平移相器28、第一高压端vh1、第二高压端vh2、第一低压端vl1、第二低压端vl2、电平移相器及延迟电路27-1、电平移相器及延迟电路28-1。

功率反相器23包含p型晶体管mp1、mp2以及n型晶体管mn1、mn2。p型晶体管mp1、mp2以及n型晶体管mn1、mn2为金属氧化物半导体场效功率元件。p型晶体管mp1的栅极连接上半部电平移相器27；p型晶体管mp1的源极连接第一高压端vh1；p型晶体管mp1的漏极连接p型晶体管mp2的源极。p型晶体管mp2的栅极与源极连接上半部动态偏压电路21；p型晶体管mp2的漏极连接n型晶体管mn1的漏极。n型晶体管mn1的栅极与源极连接下半部动态偏压电路22，n型晶体管mn1的源极同时地连接n型晶体管mn2的漏极。n型晶体管mn2的栅极连接下半部电平移相器28，n型晶体管mn2的源极连接第一低压端vl1。特别地，节点29位于p型晶体管mp1与mp2之间，节点29同时连接p型晶体管mp1的漏极、p型晶体管mp2的源极、上半部动态偏压电路21的一端、上半部保护电路24的一端。节点30位于p型晶体管mp2与n型晶体管mn1之间，节点30同时连接p型晶体管mp2的漏极、n型晶体管mn1的漏极、负载26的一端。节点31位于n型晶体管mn1与mn2之间，节点31同时连接n型晶体管mn1的源极、n型晶体管mn2的漏极、下半部动态偏压电路22的一端、下半部保护电路25的一端。

上半部电平移相器27分别连接第一高压端vh1、第二高压端vh2、信号输入端in_p、p型晶体管mp1的栅极。下半部电平移相器28分别连接第一低压端vl1、第二低压端vl2、信号输入端in_n、n型晶体管mn2的栅极。上半部电平移相器27可包含例如多个晶体管组成的电路，能将信号输入端in_p的信号升压，输出较大绝对值电压例如：第一高压端vh1、第二高压端vh2的电压；下半部电平移相器28可包含例如多个晶体管组成的电路，能将信号输入端in_n的信号降压，输出较大绝对值电压例如：第一低压端vl1、第二低压端vl2的电压。

上半部动态偏压电路21包含二极管32、电阻33、齐纳二极管34。二极管32连接在第二高压端vh2与p型晶体管mp2的栅极之间，二极管32的阳极连接p型晶体管mp2的栅极，二极管32的阴极连接第二高压端vh2。齐纳二极管34跨接于节点29与p型晶体管mp2的栅极之间，换句话说，齐纳二极管34跨接p型晶体管mp2的源极与栅极之间。详言之，齐纳二极管34的阳极连接p型晶体管mp2的栅极，齐纳二极管34的阴极连接p型晶体管mp2的源极。电阻33与齐纳二极管34呈现并联，电阻33的一端与p型晶体管mp2的源极连接，电阻33的另一端连接p型晶体管mp2的栅极。

下半部动态偏压电路22包含二极管35、电阻36、齐纳二极管37。二极管35连接在第二低压端vl2与n型晶体管mn1的栅极之间，二极管35的阴极连接n型晶体管mn1的栅极，二极管35的阳极连接第二低压端vl2。齐纳二极管37跨接于节点31与n型晶体管mn1的栅极之间，换句话说，齐纳二极管37跨接n型晶体管mn1的源极与栅极之间。详言之，齐纳二极管37的阳极连接n型晶体管mn1源极，齐纳二极管37的阴极连接n型晶体管mn1的栅极。电阻36与齐纳二极管37呈现并联，电阻36的一端与n型晶体管mn1的源极连接，电阻36的另一端连接n型晶体管mn1的栅极。

上半部保护电路24包含一n型晶体管mn3，n型晶体管mn3的栅极连接电平移相器及延迟电路27-1，间接接收来自信号输入端in_p信号；n型晶体管mn3的漏极连接节点29；n型晶体管mn3的源极接地。

下半部保护电路25包含一p型晶体管mp4，p型晶体管mp4的栅极连接电平移相器及延迟电路28-1，间接接收来自信号输入端in_n信号；p型晶体管mp4的漏极连接节点31；p型晶体管mp4的源极接地。

在本实施例中，负载26包含一电阻38、一电容39。负载26为传感器或其它外接装置，不限制为本实施例的样态。

在本实施例中，动作的方式可略分为上半部晶体管导通的正半波模式以及下半部晶体管导通的负半波模式。在正半波模式时，p型晶体管mp1、mp2开启；n型晶体管mn1、mn2关闭。第一高压端vh1输出电压大于第二高压端vh2，例如：vh1＝60v；vh2＝55v。上半部电平移相器27接收信号输入端in_p信号并且输出第二高压端vh2给p型晶体管mp1，使得p型晶体管mp1开启，节点29的电压为vh1-vsd，vsd为p型晶体管mp1的源-漏极跨压。第二高压端vh2为较低压，故齐纳二极管34呈现逆偏导通，齐纳二极管34阳极的电压为(vh1-vsd-vzener)，vzener为齐纳二极管34的跨压。又从第二高压端vh2回推，二极管32导通，故齐纳二极管34阳极的电压vh2+vdiode，满足(vh2+vdiode)＝(vh1-vsd-vzener)等式。因为齐纳二极管34和电阻33呈现并联，故电阻33的跨压等于vzener。特别地，藉由并联的齐纳二极管34和电阻33跨接于p型晶体管mp2的源-栅极之间，用以维持p型晶体管mp2栅极与源极之间的跨压于一绝对值范围内，绝对值范围为齐纳二极管34逆偏的电压工作范围内，故绝对值范围为逆偏崩溃电压到0v之间，为一动态跨压，使得产生一动态偏压给p型晶体管mp2栅极。并且，p型晶体管mp2栅-源极之间的跨压等于齐纳二极管34跨压，藉由齐纳二极管34的电压限制，使得p型晶体管mp2导通时工作于线性区(三极区)，而避免p型晶体管mp2工作于崩溃区。此时p型晶体管mp2为导通并且工作于线性区，节点30的电压为vh1-2vsd，仅略小于第一高压端vh1的电压，负载26接收该电压vh1-2vsd。此外，上半部保护电路24呈现关闭状态；下半部保护电路25呈现开启，使得节点31接地，避免下半部元件n型晶体管mn1、mn2遭受过电压；对n型晶体管mn1而言，节点31接地用以确保n型晶体管mn1的漏极与源极之间的跨压于一绝对值范围内，此外，节点31因齐纳二极管37呈顺偏使n型晶体管mn1的栅极迅速回到-vdiode，以维持n型晶体管mn1的栅极与漏极之间的跨压于一绝对值范围内；对n型晶体管mn2而言，节点31接地用以确保n型晶体管mn2的漏极与源极之间的跨压，以及栅极与漏极之间的跨压于一绝对值范围内。

在负半波模式时，p型晶体管mp1、mp2关闭；n型晶体管mn1、mn2开启。第一低压端vl1输出电压绝对值大于第二低压端vl2的电压绝对值，并且两者皆为负电压，例如：vl1＝-60v；vl2＝-55v；故│vl1│>│vl2│。下半部电平移相器28接收输入端in_n信号并且输出第二低压端vl2给n型晶体管mn2，使得n型晶体管mn2开启，节点31的电压为vl1+vds，vds为n型晶体管mn2的漏-源极跨压。节点31、第二低压端vl2皆为负值，相较之下第二低压端vl2为较高压，节点31电压等于齐纳二极管37的阳极电压，故齐纳二极管37呈现逆偏导通，齐纳二极管37阴极的电压为vl1+vds+vzener，vzener为齐纳二极管37的跨压。又从第二低压端vl2回推，二极管35导通，故齐纳二极管37阴极的电压vl2-vdiode，满足(vl2-vdiode)＝(vl1+vds+vzener)等式。因为齐纳二极管37和电阻36呈现并联，故电阻36的跨压等于vzener。特别地，藉由并联的齐纳二极管37和电阻36跨接于n型晶体管mn1的源-栅极之间，用以维持n型晶体管mn1栅极与源极之间的跨压于一绝对值范围内，绝对值范围为齐纳二极管37逆偏的电压工作范围内，故绝对值范围为逆偏崩溃电压到0v之间，为一动态跨压，使得产生一动态偏压给n型晶体管mn1栅极。并且，n型晶体管mn1栅-源极之间的跨压等于齐纳二极管37跨压，藉由齐纳二极管37的电压限制，使得n型晶体管mn1导通时工作于线性区(三极区)，而避免n型晶体管mn1工作于崩溃区。故此时n型晶体管mn1为导通并且工作于线性区，节点30的电压为vl1+2vds，该电压为一负值，且仅略高于第一低压端vl1的电压，负载26接收该电压vl1+2vds。此外，上半部保护电路24呈现开启；下半部保护电路25呈现关闭，使得节点29接地；避免上半部元件p型晶体管mp1、mp2遭受过电压；对p型晶体管mp2而言，节点29接地用以确保p型晶体管mp2的漏极与源极之间的跨压于一绝对值范围内，此外，节点29因齐纳二极管34呈顺偏使p型晶体管mp2的栅极迅速回到+vdiode，以维持p型晶体管mp2的栅极与漏极之间的跨压于一绝对值范围内；对p型晶体管mp1而言，节点29接地用可确保p型晶体管mp1的漏极与源极之间的跨压，以及栅极与漏极之间的跨压于一绝对值范围内。藉由齐纳二极管34和电阻33限制p型晶体管mp2栅-源极之间的跨压，该跨压在一绝对值范围内，例如vsg≤│5v│，p型晶体管mp2栅-漏极之间的跨压在一绝对值范围内，例如vgd≤│60v│，p型晶体管mp2源-漏极之间的跨压在一绝对值范围内，例如vsd≤│60v│，故栅-漏极之间的跨压、源-漏极之间的跨压在同一绝对值范围内；齐纳二极管37和电阻36限制n型晶体管mn1栅-源极之间的跨压、栅-漏极之间的跨压、源-漏极之间的跨压各位于一绝对值范围内，以确保p型晶体管mp2和n型晶体管mn1导通时工作于线性区，使得节点30的输出摆幅达到vh1-2vsd～vl1+2vds，接近系统的最高压和最低压差距，故本实施例能以耐低压的功率元件达成高压输出摆幅，提供给高压负载装置使用，例如：超声波传感器或逻辑反相器。

图3是根据一些实施例说明输出级电路300的装置表示图。输出级电路300包含上半部动态偏压电路51、下半部动态偏压电路71、功率反相器45、上半部保护电路81、下半部保护电路91、负载46、上半部电平移相器41、下半部电平移相器61、第一高压端vh1、第二高压端vh2、第一低压端vl1、第二低压端vl2。

功率反相器45包含p型晶体管q1、q2以及n型晶体管q3、q4。p型晶体管q1、q2以及n型晶体管q3、q4为金属氧化物半导体场效功率元件或通道增强型mosfet，或其他适合本实施例的元件。p型晶体管q1的栅极连接上半部电平移相器41；p型晶体管q1的源极连接第一高压端vh1；p型晶体管q1的漏极连接p型晶体管q2的源极。p型晶体管q2的栅极与源极分别连接上半部动态偏压电路51；p型晶体管q2的漏极连接n型晶体管q3的漏极。n型晶体管q3的栅极与源极分别连接下半部动态偏压电路71，n型晶体管q3的源极同时地连接n型晶体管q4的漏极。n型晶体管q4的栅极与源极分别连接下半部电平移相器61，此外，n型晶体管q4的源极连接第一低压端vl1。特别地，节点47位于p型晶体管q1与q2之间，节点47同时连接p型晶体管q1的漏极、p型晶体管q2的源极、上半部动态偏压电路51的一端、上半部保护电路81的一端。节点48位于p型晶体管q2与n型晶体管q3之间，节点48同时连接p型晶体管q2的漏极、n型晶体管q3的漏极、负载46的一端。节点49位于n型晶体管q3与q4之间，节点49同时连接n型晶体管q3的源极、n型晶体管q4的漏极、下半部动态偏压电路71的一端、下半部保护电路91的一端。

在本实施例中，上半部电平移相器41包含多个齐纳二极管42、电阻43、44、n型晶体管q5。多个齐纳二极管42与电阻43呈现并联，各齐纳二极管42的阳极同时连接p型晶体管q1的栅极和n型晶体管q5的漏极；各齐纳二极管42的阴极连接第一高压端vh1。n型晶体管q5的栅极连接输入信号输入端in_p，in_p的另一端接地；n型晶体管q5的源极连接电阻44，电阻44的一端接地。

下半部电平移相器61包含多个齐纳二极管62、电阻63、p型晶体管q6、电阻64、定电源vc、逆变器66。多个齐纳二极管62与电阻63呈现并联，各齐纳二极管62的阳极连接n型晶体管q4的源极；各齐纳二极管62的阴极同时连接n型晶体管q4的栅极和p型晶体管q6的漏极。逆变器66一端连接定电源vc，一端接地。p型晶体管q6的栅极连接逆变器66的输出端，输入信号端in_n连接逆变器66的输入端；p型晶体管q6的源极连接电阻64，电阻64的另一端连接定电源vc，定电源vc为驱动p型晶体管q6的电压，例如：5v。故远小于第一高压端vh1或是第二高压端vh2。

上半部动态偏压电路51包含3个齐纳二极管52、电阻53、肖特基二极管54、第二高压端vh2。肖特基二极管54连接在第二高压端vh2与p型晶体管q2的栅极之间，肖特基二极管54的阳极连接p型晶体管q2的栅极；肖特基二极管54的阴极连接第二高压端vh2。3个齐纳二极管52呈现并联，各齐纳二极管52跨接于节点47与p型晶体管q2的栅极之间，换句话说，各齐纳二极管52跨接p型晶体管q2的源极与栅极之间。详言之，各齐纳二极管52的阳极连接p型晶体管q2的栅极，各齐纳二极管52的阴极连接p型晶体管q2的源极。电阻53与各齐纳二极管52呈现并联，电阻53的一端与p型晶体管q2的源极连接，电阻53的另一端连接p型晶体管q2的栅极。

下半部动态偏压电路71包含3个齐纳二极管72、电阻73、肖特基二极管74、第二低压端vl2。肖特基二极管74连接在第二低压端vl2与n型晶体管q3的栅极之间，肖特基二极管74的阴极连接n型晶体管q3的栅极，肖特基二极管74的阳极连接第二低压端vl2。各齐纳二极管72跨接于节点49与n型晶体管q3的栅极之间，换句话说，各齐纳二极管72跨接n型晶体管q3的源极与栅极之间。详言之，各齐纳二极管72的阳极连接n型晶体管q3源极，各齐纳二极管72的阴极连接n型晶体管q3的栅极。电阻73与各齐纳二极管72呈现并联，电阻73的一端与n型晶体管q3的源极连接，电阻73的另一端连接n型晶体管q3的栅极。

上半部保护电路81包含p型晶体管q7、n型晶体管q8、n型晶体管q9、定电源vc。p型晶体管q7、n型晶体管q8为互补式配对，p型晶体管q7和n型晶体管q8的栅极相连，并且连接信号输入端in_p，p型晶体管q7的漏极连接n型晶体管q8的漏极，p型晶体管q7的源极连接定电源vc，n型晶体管q8的源极接地。互补式p型晶体管q7、n型晶体管q8的输出端连接到n型晶体管q9的栅极，换句话说，n型晶体管q9的栅极同时连接p型晶体管q7的漏极、n型晶体管q8的漏极。n型晶体管q9的源极接地，n型晶体管q9的漏极接到节点47。

下半部保护电路91包含p型晶体管q10、齐纳二极管92、电阻93、94、95、p型晶体管q11、定电源vc。p型晶体管q10的栅极连接信号输入端in_n，p型晶体管q10的漏极同时连接电阻94、齐纳二极管92的阴极、p型晶体管q11的栅极。电阻94、齐纳二极管92呈现并联，齐纳二极管92的阳极连接定电源vc，齐纳二极管92的阴极连接p型晶体管q11的栅极。p型晶体管q11的漏极连接节点49，p型晶体管q11的源极连接电阻95，电阻95的另一端接地。在本实施例中，负载46代表传感器或其它外接装置，不限制为本实施例的样态。

特别地，在正半波模式操作时，藉由并联的齐纳二极管52和电阻53跨接于p型晶体管q2的源-栅极之间，用以维持p型晶体管q2栅极与源极之间的跨压于一绝对值范围内，绝对值范围为齐纳二极管52逆偏的电压工作范围内，故绝对值范围为逆偏崩溃电压到0v之间，为一动态跨压，使得产生一动态偏压给p型晶体管q2栅极。并且，p型晶体管q2栅-源极之间的跨压等于齐纳二极管52跨压，藉由齐纳二极管52的电压限制，使得p型晶体管q2导通时工作于线性区(三极区)，而避免p型晶体管q2工作于崩溃区。故此时p型晶体管q2为导通并且工作于线性区(三极区)，节点48能输出接近第一高压端vh1的电压。此外，上半部保护电路81呈现关闭；下半部保护电路91呈现开启，使得节点49接地；避免下半部元件n型晶体管q3、q4遭受过电压。

特别地，在负半波模式操作时，藉由并联的齐纳二极管72和电阻73跨接于n型晶体管q3的栅-源极之间，用以维持n型晶体管q3栅极与源极之间的跨压于一绝对值范围内，绝对值范围为齐纳二极管72逆偏的电压工作范围内，故绝对值范围为逆偏崩溃电压到0v之间，为一动态跨压，使得产生一动态偏压给n型晶体管q3栅极。并且，n型晶体管q3栅-源极之间的跨压等于齐纳二极管72跨压，藉由齐纳二极管72的电压限制，使得n型晶体管q3导通时工作于线性区(三极区)，而避免n型晶体管q3工作于崩溃区。故此时n型晶体管q3为导通并且工作于线性区，节点48能输出接近第一低压端vl1的电压。此外，上半部保护电路81呈现开启；下半部保护电路91呈现关闭，使得节点47接地；避免上半部元件p型晶体管q1、q2遭受过电压。

藉由齐纳二极管52和电阻53限制p型晶体管q2栅-源极之间的跨压；齐纳二极管72和电阻73限制n型晶体管q3栅-源极之间的跨压，以确保p型晶体管q2和n型晶体管q3导通时工作于线性区，使得节点48的输出摆幅达到vh1～vl1，接近系统的最高压和最低压差距，故本实施例能以耐低压的功率元件达成高压输出摆幅，提供给高压负载装置使用，例如：超声波传感器。

图4是根据一些实施例说明输出级电路400的装置表示图。输出级电路400包含上半部电平移相器101、电平移相器及延迟电路102、下半部电平移相器103、电平移相器及延迟电路104、p型晶体管r1～r7、n型晶体管s1～s7。信号输入端in_p连接上半部电平移相器101、电平移相器及延迟电路102；信号输入端in_n连接下半部电平移相器103、电平移相器及延迟电路104。输出级电路400的上半部以一个p型晶体管和一个n型晶体管为一个互补对，例如p型晶体管r1和n型晶体管s1。p型晶体管r1的源极与n型晶体管s1的漏极相连，p型晶体管r1的栅极连接来自上半部电平移相器101的信号，n型晶体管s1的栅极连接来自电平移相器及延迟电路102的信号。另一互补对为p型晶体管r5和n型晶体管s5，p型晶体管r5漏极同时连接到p型晶体管r1的源极与n型晶体管s1的漏极，p型晶体管r5源极连接n型晶体管s5的漏极，n型晶体管s5的源极连接电压端vdd，p型晶体管r5的栅极连接来自上半部电平移相器101的信号，n型晶体管s5的栅极连接来自电平移相器及延迟电路102的信号。另一互补对为p型晶体管r6和n型晶体管s6，p型晶体管r6漏极同时连接到p型晶体管r5的源极与n型晶体管s5的漏极，p型晶体管r6源极连接n型晶体管s6的漏极，n型晶体管s6的源极连接电压端2vdd，p型晶体管r6的栅极连接来自上半部电平移相器101的信号，n型晶体管s6的栅极连接来自电平移相器及延迟电路102的信号。p型晶体管r7漏极同时连接到p型晶体管r6的源极与n型晶体管s6的漏极，p型晶体管r7源极连接电压端3vdd。

输出级电路400的下半部以一个p型晶体管和一个n型晶体管为一个互补对，例如n型晶体管s2和p型晶体管r2。n型晶体管s2的源极与p型晶体管r2的漏极相连，n型晶体管s2的栅极连接来自下半部电平移相器103的信号，p型晶体管r2的栅极连接来自电平移相器及延迟电路104的信号。另一互补对为n型晶体管s3和p型晶体管r3，n型晶体管s3漏极同时连接到n型晶体管s2的源极与p型晶体管r2的漏极，n型晶体管s3源极连接p型晶体管r3的漏极，p型晶体管r3源极连接电压端vss，n型晶体管s3的栅极连接来自下半部电平移相器103的信号，p型晶体管r3的栅极连接来自电平移相器及延迟电路104的信号。另一互补对为n型晶体管s4和p型晶体管r4，n型晶体管s4漏极同时连接到n型晶体管s3的源极与p型晶体管r3的漏极，n型晶体管s4源极连接p型晶体管r4的漏极，p型晶体管r4的源极连接电压端2vss，n型晶体管s4的栅极连接来自下半部电平移相器103的信号，p型晶体管r4的栅极连接来自电平移相器及延迟电路104的信号。n型晶体管s7漏极同时连接到n型晶体管s4的源极与p型晶体管r4的漏极，n型晶体管s7源极连接电压端3vss。

节点106位于p型晶体管r1与n型晶体管s2之间，节点106同时连接p型晶体管r1的漏极与n型晶体管s2的漏极；节点108位于n型晶体管s1与p型晶体管r2之间，节点108同时连接n型晶体管s1的源极与p型晶体管r2的源极。本实施例以互补对彼此迭接，随着互补对的数字增加，例如上半部互补对数目为m，则电压端连接mvdd；下半部互补对数目为n，则电压端连接nvss。简言之，互补对彼此迭接，使得输出的摆幅增大，达到mvdd～nvss的摆幅，故本实施例能以耐低压的功率元件达成高压输出摆幅，达到输出电压倍增的效果，提供给高压负载装置使用。

总结，本申请提供一输出级电路架构应用于各种模拟(集成/离散)电路或数字(集成/离散)电路。利用齐纳二极管限制晶体管工作于线性区，使输出级电路可以不受限于使用元件的崩溃电压，以耐低压的功率元件达成高压输出摆幅；或是以微缩工艺的功率元件达到输出电压倍增的效果。此架构可应用于需高电压发射元件的医学影像系统，如超声波扫描器的发射电路、计算机断层摄影、核磁共振摄影或工程系统如工程超声波探测、通信集成电路传输器，高音质音响放大器等。

在一实施例中，输出级电路的该至少一齐纳二极管跨接于该至少一晶体管的该栅极与该源极之间，该至少一齐纳二极管的阳极连接该栅极，该至少一齐纳二极管的阴极连接该源极。

在一实施例中，输出级电路的该至少一齐纳二极管跨接于该至少一晶体管的该栅极与该源极之间，该至少一齐纳二极管的阳极连接该源极，该至少一齐纳二极管的阴极连接该栅极。

在一实施例中，输出级电路的该动态偏压电路进一步包含：至少一电阻与该至少一齐纳二极管并联。

在一实施例中，输出级电路的该动态偏压电路包含：至少一二极管位于该系统电压端与该栅极之间，该至少一二极管的阳极连接该栅极，该至少一二极管的阴极连接该系统电压端。

在一实施例中，输出级电路的该动态偏压电路包含：至少一二极管位于该系统电压端与该栅极之间，该至少一二极管的阳极连接该系统电压端，该至少一二极管的阴极连接该栅极。

在一实施例中，输出级电路的该功率反相器包含至少两对迭接的互补式金属氧化物半导体场效应晶体管。

在一实施例中，输出级电路的该输出级电路进一步包含：一保护电路，连接该功率反相器，用以导引瞬间过电压，该保护电路包含至少一晶体管，该至少一晶体管的栅极耦合该信号端，该至少一晶体管的源极接地，该保护电路的该至少一晶体管的漏极连接该功率反相器的该至少一晶体管的该源极。

在一实施例中，输出级电路的该输出级电路进一步包含：一保护电路，连接该功率反相器，用以导引瞬间过电压，该保护电路包含至少一晶体管，该至少一晶体管的栅极耦合该信号端，该至少一晶体管的源极接地，该保护电路的该至少一晶体管的漏极连接该功率反相器的该至少一晶体管的该源极。

在一实施例中，输出级电路的该输出级电路包含：至少一电平移相器，该至少一电平移相器的输入端分别连接该信号端与该系统电压端，该至少一电平移相器的输出端连接该功率反相器的一栅极。

在一实施例中，输出级电路的该系统电压端包含：一第一高压端，该第一高压端电性连接该功率反相器的一源极；一第二高压端，经配置该第一高压端的输出电压大于该第二高压端的输出电压，该第一、二高压端的这些输出电压为正值；一第一低压端，该第一低压端电性连接该功率反相器的一源极；以及一第二低压端，经配置该第一低压端的输出电压小于该第二低压端的输出电压，该第一、二低压端的这些输出电压为负值。

在一实施例中，信号处理方法包括：根据该第一电平信号，关闭耦接该p型晶体管的保护电路，开启耦接该n型晶体管的保护电路；以及根据该第二电平信号，关闭耦接该n型晶体管的该保护电路，开启耦接该p型晶体管的该保护电路。