航空弹药模拟与故障生成的系统的制作方法
【专利摘要】航空弹药模拟与故障生成的系统，涉及电子设备测试领域。它是为了解决现有航空弹药自动测试系统真实度差，稳定性差的问题。本发明能够模拟真实弹药的全部电气信号和通讯信号，可以代替真实弹药完成对自动测试系统的调试和验证；同时该设备具有故障模拟能力，可以在自动测试系统调试过程中，根据实际需要由主机动态配置各种故障状态，以考核自动测试系统的故障分析处理能力；内部控制电路部分与外部功能电路部分通过光电隔离技术，有效防止外部信号干扰内部电路这正常工作，同时避免内部控制电路被异常电压或电流损坏，从而提高整个设备的稳定性，同比提高了15％。本发明适用于电子设备测试领域。
【专利说明】航空弹药模拟与故障生成的系统
【技术领域】
[0001 ] 本发明涉及电子设备测试领域。
【背景技术】
[0002]航空弹药自动测试系统在调试和验证阶段，需要和真实设备对接。反复对真实弹药进行测试，有可能损坏真弹，且真实弹药产生各种故障状态比较困难，因此调试成本高、验证项目受限制。研制航弹模拟与故障生成设备可以有效解决这些问题。该设备能够模拟真实弹药的全部电气信号和通讯信号，可以代替真实弹药完成对自动测试系统的调试和验证；同时该设备具有故障模拟能力，可以在自动测试系统调试过程中，根据实际需要由主机动态配置各种故障状态，以考核自动测试系统的故障分析处理能力。
【发明内容】
[0003]本发明是为了解决现有航空弹药自动测试系统真实度差，稳定性差的问题，从而提供了一种航空弹药模拟与故障生成的系统。
[0004]航空弹药模拟与故障生成的系统，它包括DSPUFPGA逻辑单元2、第一接口电路3、数字量输入电路4、第三接口电路5、模拟量输出电路6、电阻量输出电路7、电源监测电路8、信号测频电路9、分离口 10、综合测试口 11、电气测试口 12、动力口 13和电源电路14;
[0005]DSPl的数据信号输出或输入端连接FPGA逻辑单元2的数据信号输入或输出端，所述FPGA逻辑单元2的第一逻辑端口通过第一接口电路3连接分离口 10的第一数据信号端，所述分离口 10的第二数据信号端连接数字量输入电路4的数据信号输入端，所述数字量输入电路4的数据信号输出端连接FPGA逻辑单元2的第二读写逻辑端口，分离口 10的第三电源信号端连接电源电路14的电源信号输入端；
[0006]FPGA逻辑单元2的第三逻辑端口通过第三接口电路5连接综合测试口 11的第一数据信号端，FPGA逻辑单元2的第四读写逻辑端口连接模拟量输出电路6的第一数据信号输出或输入端，所述模拟量输出电路6的第二数据信号输出端分别连接综合测试口 11的第二数据信号端和电气测试口 12的第一数据信号端，电阻量输出电路7的数据信号输出端分别连接电气测试口 12的第二数据信号端和动力口 13的第一数据信号端，动力口 13的第二数据信号端分别连接电源监测电路8的数据信号输入端和信号测频电路9的数据信号输入端，电源监测电路8的数据信号输出端连接FPGA逻辑单元2的第五读写逻辑端口，信号测频电路9的数据信号输出端连接FPGA逻辑单元2的第六读写逻辑端口。
[0007]本发明的有益效果是:本发明在外部电气接口上和真实被测制导武器一致，主要对分离口、综合口、动力口和电气口的电信号进行模拟。分离口用于GJB289A电路通讯和数字量的输入，综合测试口用于RS422电路通讯和模拟量输出，电气测试口用于其余模拟量输出和电阻量输出，动力口用于电源监测和转速信号输入。内部控制电路部分与外部功能电路部分通过光电隔离技术，有效防止外部信号干扰内部电路这正常工作，同时避免内部控制电路被异常电压或电流损坏，从而提高整个设备的稳定性，同比提高了 15% ;能够模拟真实弹药的全部电气信号和通讯信号，可以代替真实弹药完成对自动测试系统的调试和验证；同时该设备具有故障模拟能力，可以在自动测试系统调试过程中，根据实际需要由主机动态配置各种故障状态，以考核自动测试系统的故障分析处理能力。
【专利附图】
【附图说明】
[0008]图1为航空弹药模拟与故障生成的系统的整体结构图；
[0009]图2为DSPl工作流程图；
[0010]图3为航空弹药模拟与故障生成的系统内部电路板资源分布图；
[0011]图4为航空弹药模拟与故障生成的系统前面板示意图；
[0012]图5为GJB289A通讯功能的FPGA逻辑单元内部逻辑图；
[0013]图6为UART通讯协议FPGA逻辑单元内部逻辑图；
[0014]图7为电源监测电路的FPGA逻辑单元内部电路图；
[0015]图8为模拟量输出电路6的工作原理图。
【具体实施方式】
[0016]【具体实施方式】一:下面结合图1说明本实施方式，本实施方式所述的航空弹药模拟与故障生成的系统，它包括DSP1、FPGA逻辑单元2、第一接口电路3、数字量输入电路4、第三接口电路5、模拟量输出电路6、电阻量输出电路7、电源监测电路8、信号测频电路9、分离口 10、综合测试口 11、电气测试口 12、动力口 13和电源电路14;
[0017]DSPl的数据信号输出或输入端连接FPGA逻辑单元2的数据信号输入或输出端，所述FPGA逻辑单元2的第一逻辑端口通过第一接口电路3连接分离口 10的第一数据信号端，所述分离口 10的第二数据信号端连接数字量输入电路4的数据信号输入端，所述数字量输入电路4的数据信号输出端连接FPGA逻辑单元2的第二读写逻辑端口，分离口 10的第三电源信号端连接电源电路14的电源信号输入端；
[0018]FPGA逻辑单元2的第三逻辑端口通过第三接口电路5连接综合测试口 11的第一数据信号端，FPGA逻辑单元2的第四读写逻辑端口连接模拟量输出电路6的第一数据信号输出或输入端，所述模拟量输出电路6的第二数据信号输出端分别连接综合测试口 11的第二数据信号端和电气测试口 12的第一数据信号端，电阻量输出电路7的数据信号输出端分别连接电气测试口 12的第二数据信号端和动力口 13的第一数据信号端，动力口 13的第二数据信号端分别连接电源监测电路8的数据信号输入端和信号测频电路9的数据信号输入端，电源监测电路8的数据信号输出端连接FPGA逻辑单元2的第五读写逻辑端口，信号测频电路9的数据信号输出端连接FPGA逻辑单元2的第六读写逻辑端口。
[0019]【具体实施方式】二:本实施方式对【具体实施方式】一所述的航空弹药模拟与故障生成的系统作进一步限定，本实施方式中，电源电路14的输入电压为28.5V。
[0020]【具体实施方式】三:本实施方式对【具体实施方式】一所述的航空弹药模拟与故障生成的系统作进一步限定，本实施方式中，第一接口电路3采用GJB289A接口电路实现。
[0021]本实施方式中，GJB289A通信接口采用基于DSP和FPGA逻辑单元的实现方法，通信协议逻辑在FPGA逻辑单元内部完成，在外部设计了基于H1-1573芯片的驱动电路来实现收发通道。如图5所示，中间部分是在FPGA内部设计的GJB289A逻辑模块，变压器耦合后的信号输出端就是FPGA内部设计的GJB289A逻辑模块的信号输出端，变压器耦合后的信号端连接第一接口电路3的信号端；因为GJB289A是双冗余的通讯设计，所以有两路通道用于通信，当其中一路出现通讯问题自动切换另一路通道，这样可以提高通讯的稳定性。H1-1573是双通道的低功耗差分收发器，它将输入的CMOS/TTL电平转换为符合GJB289A标准的双相曼彻斯特编码，进而驱动总线上的隔离变压器或者接收经由隔离变压器耦合进来的信号转换成符合GJB289A标准的信号，主要对信号进行阻抗匹配、电平转换和故障隔离。
[0022]GJB289A协议共分5层，从上到下依次为应用层、驱动层、传输层、数据链路层和物理层。FPGA逻辑单元内部逻辑实现其中的数据链路层和传输层的部分功能。FPGA逻辑单元内部逻辑如图5所示，按照所完成的功能，可以分为数据接收单元、数据发送单元、协议处理单元、时钟及计数器、内部寄存器控制和RAM等几个部分。
[0023]对具体的逻辑功能进行简单介绍:
[0024](I)数据接收单元
[0025]GJB289A接收单元可以工作在BC或者RT模式下，它的功能是将串行输入的曼彻斯特II编码转换为单极性不归零码，完成数据的串/并行转换，提取同步时钟，完成同步头和数据的检出以及曼彻斯特码型错误检出，进行奇校验以及位/字计数等功能。
[0026](2)数据发送单元
[0027]GJB289A发送单元可以工作在BC或者RT模式下，主要功能是将输入的并行数据经过并/串转换，再转换成曼彻斯特码，然后生成同步头，产生奇校验，依次把数据发送出去。
[0028](3)协议处理器单元
[0029]此部分根据GJB289A总线通信的模式，分为RT协议处理器和BC协议处理器两部分，他们都完成GJB289A协议中传输层的功能。
[0030]【具体实施方式】四:本实施方式对【具体实施方式】一所述的航空弹药模拟与故障生成的系统作进一步限定，本实施方式中，第三接口电路5采用RS422接口电路实现。
[0031 ] 本实施方式中，如图6所示，在FPGA外部经过光电隔离后连接MAX485芯片，RS422是一种电气特性，MAX485用于产生生成RS422的电气特性，信号经过MAX485芯片就变成了标准的RS422信号，通过电缆直接连接至外部。RS422接口电路包含4路RS422收发通道，采用DSP用来对收发功能进行控制，在FPGA逻辑单元内部实现UART逻辑，RS422驱动芯片选择MAX485芯片；FPGA逻辑单元生成的TTL电平信号经过光电隔离后输出至MAX485，经过MAX485转换成RS422电平的信号差分，通过串行数据端口与第三接口电路5的信号端连接，通过综合测试口的电缆输出到外部。UART逻辑包括读写控制单元、数据缓冲FIFO、波特率和控制字设置、中断处理、并/串转换等。
[0032]I发送通道由串并转换和256K的发送FIFO组成。主要负责接收DSP数据线的并行数据，经串并转换为串行数据后，按照设定的波特率将其送到第三接口电路总线。
[0033]2接收通道与发送通道功能相反。
[0034]3读写控制子模块主要负责产生读写两个FIFO的相关信号、设置波特率和控制字、向中断模块发送错误信号。
[0035]4中断模块主要用于接收各子模块传递的错误信息，综合后产生对DSP的外部中断，支持DSP读取并判断中断源，最后进行处理。
[0036]如图7所示，电源监测电路8的信号输出端通过多路电源输入通道连接信号调理电路的信号输入端，信号调理电路包括前端调理电路，开关选择电路和运算放大电路，前端调理电路的信号输入端为信号调理电路的信号输入端，电源信号通过电缆进来后直接接入前端调理电路。控制逻辑同样是在FPGA逻辑单元的内部设计的模块。输入的电源是一个电压值，监测方法就是对电源进行采集，多路电源的输入信号经过前端电路的调理，利用模拟开关进行通道选择，再经过隔离运放处理后送入模数转换器，DSP控制FPGA逻辑单元产生模数转换器的工作时序来控制模数转换器进行模数转换，转换后的结果先转存到FPGA逻辑单元的缓存区中，DSP在需要的时候去读取并进行处理。
[0037]为每一路通道都设计了独立的衰减、低通滤波电路，这种设计能改善系统的性能。
[0038]如图8所示，模拟量输出电路可以根据需要输出正常状态和故障状态的模拟电压量，即可动态切换输出52路28.5V/0V的电压，I路15V/0V电压，I路-15V/0V电压，3路5V/0V电压。通过上位机的配置可动态切换通道输出需要的电压。DSP接收到上位机的命令后，首先判断是否需要生成故障，然后输出相应的正常状态/故障状态控制信号，FPGA逻辑单元逻辑解析DSP的信号控制功能电路输出相应状态的模拟量，经过光电隔离后将相应状态的模拟量传递给模拟量输出电路。
[0039]转速信号是幅值在O?IOV之间、频率在O?2600Hz之间的正弦波电压信号，转速频率测量功能采用波形转换电路+FPGA的方法实现，通过在FPGA中计时来测量信号周期，从而计算得出信号的频率。以DSP工作时钟的周期为单位时间，DSP的时钟信号为100MHz，周期为10ns。
[0040]频率测试原理如下:
[0041]首先通过波形转换电路将正弦波输入转化为相同频率的方波，此方波经过光电离后接入FPGA，在FPGA内部设计分频电路和计时逻辑计算得出正弦波的频率，然后通过DSP将结果上传给上位机。
[0042]【具体实施方式】五:下面结合图2说明本实施方式，本实施方式对【具体实施方式】一所述的航空弹药模拟与故障生成的系统作进一步限定，本实施方式中，所述DSPl内的信号流程，具体包括以下步骤:
[0043]状态设置命令接收步骤:用于接收上位机发出的数据信号获得状态设置命令；
[0044]状态模式设置判断步骤:用于通过状态设置命令接收步骤获得的状态设置命令判断是否模拟故障模式，判断结果为是时，设置需要模拟故障的步骤的相应故障标志位后，执行测试命令接收步骤；判断结果为否时，执行测试命令接收步骤；
[0045]测试命令接收步骤:用于接收并解析测试命令，准备模拟相应的航弹状态；
[0046]故障标志位判断步骤:该步骤分为N个步骤，N为正整数，根据测试命令接收步骤得到测试命令模拟航弹状态，先判断执行状态模式设置判断步骤是否生成了故障标志位，判断结果为是时，执行故障步骤；判断结果为否时，执行正常步骤；
[0047]故障步骤:用于模拟航弹的故障通讯状态，返回航弹故障状态下的信号和数据，该步骤完成后执行流程判断步骤；
[0048]正常步骤:用于模拟航弹的正常通讯状态，返回航弹正常状态下的信号和数据，该步骤完成后执行流程判断步骤；
[0049]流程判断步骤:用于判断是否接收到结束测试命令，判断结果为是时，结束测试流程；判断结果为否时，执行测试命令接收步骤。
【权利要求】
1.航空弹药模拟与故障生成的系统，其特征在于:它包括DSP(I)、FPGA逻辑单元(2)、第一接口电路(3)、数字量输入电路(4)、第三接口电路(5)、模拟量输出电路(6)、电阻量输出电路(7)、电源监测电路(8)、信号测频电路(9)、分离口(10)、综合测试口(11)、电气测试口(12)、动加 (13)和电源电路(14)； DSP(I)的数据信号输出或输入端连接FPGA逻辑单元(2)的数据信号输入或输出端，所述FPGA逻辑单元(2)的第一逻辑端口通过第一接口电路(3)连接分离口(10)的第一数据信号端，所述分离口(10)的第二数据信号端连接数字量输入电路(4)的数据信号输入端，所述数字量输入电路⑷的数据信号输出端连接FPGA逻辑单元⑵的第二读写逻辑端口，分离口(10)的第三电源信号端连接电源电路(14)的电源信号输入端； FPGA逻辑单元(2)的第三逻辑端口通过第三接口电路(5)连接综合测试口(11)的第一数据信号端，FPGA逻辑单元⑵的第四读写逻辑端口连接模拟量输出电路(6)的第一数据信号输出或输入端，所述模拟量输出电路出)的第二数据信号输出端分别连接综合测试口(11)的第二数据信号端和电气测试口(12)的第一数据信号端，电阻量输出电路(7)的数据信号输出端分别连接电气测试口(12)的第二数据信号端和动加(13)的第一数据信号端，动加(13)的第二数据信号端分别连接电源监测电路(8)的数据信号输入端和信号测频电路(9)的数据信号输入端，电源监测电路(8)的数据信号输出端连接FPGA逻辑单元(2)的第五读写逻辑端口， 信号测频电路(9)的-数据信号输出端连接FPGA逻辑单元(2)的第六读写逻辑端口。
2.根据权利要求1所述的航空弹药模拟与故障生成的系统，其特征在于:电源电路(14)的电源电压为28.5V。
3.根据权利要求1所述的航空弹药模拟与故障生成的系统，其特征在于:第一接口电路(3)采用GJB289A接口电路实现。
4.根据权利要求1所述的航空弹药模拟与故障生成的系统，其特征在于:第三接口电路(5)采用RS422接口电路实现。
5.根据权利要求1所述的航空弹药模拟与故障生成的系统，其特征在于:所述DSP(I)内的信号流程，具体包括以下步骤: 状态设置命令接收步骤:用于接收上位机发出的数据信号获得状态设置命令； 状态模式设置判断步骤:用于通过状态设置命令接收步骤获得的状态设置命令判断是否模拟故障模式，判断结果为是时，设置需要模拟故障的步骤的相应故障标志位后，执行测试命令接收步骤；判断结果为否时，执行测试命令接收步骤； 测试命令接收步骤:用于接收并解析测试命令，准备模拟相应的航弹状态； 故障标志位判断步骤:该步骤分为N个步骤，N为正整数，根据测试命令接收步骤得到测试命令模拟航弹状态，先判断执行状态模式设置判断步骤是否生成了故障标志位，判断结果为是时，执行故障步骤；判断结果为否时，执行正常步骤； 故障步骤:用于模拟航弹的故障通讯状态，返回航弹故障状态下的信号和数据，该步骤完成后执行流程判断步骤； 正常步骤:用于模拟航弹的正常通讯状态，返回航弹正常状态下的信号和数据，该步骤完成后执行流程判断步骤； 流程判断步骤:用于判断是否接收到结束测试命令，判断结果为是时，结束测试流程；判断结果 为否时，执行测试命令接收步骤。
【文档编号】G05B23/02GK103926846SQ201410169665
【公开日】2014年7月16日 申请日期:2014年4月25日 优先权日:2014年4月25日
【发明者】许永辉, 邹昕光, 韩超, 李世斌 申请人:哈尔滨工业大学