一种低功耗低噪声高电源电压抑制比的电压基准源电路的制作方法
【专利摘要】本实用新型公开了一种低功耗低噪声高电源电压抑制比的电压基准源电路，包括第一电阻、第二电阻、第一耗尽型晶体管、第二耗尽型晶体管、第三耗尽型晶体管、增强型晶体管和电容，第一电阻、第二电阻、第一耗尽型晶体管、第二耗尽型晶体管、第三耗尽型晶体管和增强型晶体管依次串联，第二电阻和电容组成RC滤波器并联在增强型晶体管漏极和源极之间。本实用新型所述电压基准源电路利用耗尽型晶体管和增强型晶体管特有的零阈值电流源和负温度系数阈值电压特性，以及RC滤波器结构实现电压参考源，特别适合应用于高性能电源管理芯片的电压参考源，结构简单，性能突出，更适合于RF领域应用的电源管理芯片的要求。
【专利说明】一种低功耗低噪声高电源电压抑制比的电压基准源电路
【技术领域】
[0001] 本实用新型涉及一种开关电源芯片内部的电压基准源电路，尤其涉及一种低功耗 低噪声高电源电压抑制比的电压基准源电路。
【背景技术】
[0002] 对于一个开关电源芯片而言，内部基准电压源的性能决定了输出电压的精度，噪 声特性，功耗大小和电源电压抑制比等特性。当今先进半导体工艺制程可以提供较多高精 度高性能的半导体器件，在设计电压基准源结构时，可以得到广泛的利用，以大幅度提高电 压基准源的电学性能。同时也可以减少修调电路结构而产生的成本。
[0003] 传统电压基准源电路的电学性能不够理想，比如：如图1所示，传统的带隙电压 基准源电路包括第一 MOS管Ml'、第二MOS管M2'、第一电阻R1'、第二电阻R2'、第三电阻 R3'、第一二极管D1、第二二极管D2和比较器A，比较器A的输出端为电压基准源电路的正 极输出端Vref，该电路存在功耗较高、电源电压抑制比和噪声抑制特性较差的问题。传统 的CMOS型电压基准源也需要消耗一定的静态电流，一般静态电流消耗都大于5微安，其功 耗较高。 实用新型内容
[0004] 本实用新型的目的就在于为了解决上述问题而提供一种低功耗低噪声高电源电 压抑制比的电压基准源电路。
[0005] 本实用新型通过以下技术方案来实现上述目的：
[0006] 一种低功耗低噪声高电源电压抑制比的电压基准源电路，包括第一电阻、第二电 阻、第一耗尽型晶体管、第二耗尽型晶体管、第三耗尽型晶体管、增强型晶体管和电容，所述 第一电阻的第一端为所述电压基准源电路的正极输入端，所述第一电阻的第二端与所述 第一耗尽型晶体管的漏极连接，所述第一耗尽型晶体管的栅极和源极均与所述第二耗尽型 晶体管的漏极连接，所述第二耗尽型晶体管的栅极和源极均与所述第三耗尽型晶体管的漏 极连接，所述第三耗尽型晶体管的栅极和源极均与所述增强型晶体管的漏极、所述增强型 晶体管的栅极和所述第二电阻的第一端连接，所述第二电阻的第二端与所述电容的第一端 连接并作为所述电压基准源电路的正极输出端，所述增强型晶体管的源极与所述电容的第 二端连接并同时作为所述电压基准源电路的负极输入端和负极输出端。
[0007] 上述结构中，晶体管均为NMOS管，具有较好的Ι/f噪声特性和较低的噪声电流， 通过增加由第二电阻和电容组成的RC滤波器，使其结构产生的噪声为低频噪声，在IOOuV/ sqrt (Hz)左右。
[0008] 本实用新型的有益效果在于：
[0009] 本实用新型所述电压基准源电路利用耗尽型晶体管和增强型晶体管特有的零阈 值电流源和负温度系数阈值电压特性，以及RC滤波器结构实现电压参考源，特别适合应用 于高性能电源管理芯片的电压参考源，结构简单，性能突出，尤其在高频区域IOMHz处还能 够满足30dB的电源电压抑制，更适合于RF领域应用的电源管理芯片的要求。
【专利附图】
【附图说明】
[0010] 图1是传统带隙基准源电路结构图；
[0011] 图2是本实用新型所述电压基准源电路的电路图；
[0012] 图3是耗尽型NMOS与增强型NMOS阈值电压温度系数图；
[0013] 图4是本实用新型所述电压基准源的温度特性曲线；
[0014] 图5是本实用新型所述电压基准源的电源电压抑制比特性曲线；
[0015] 图6是本实用新型所述电压基准源的噪声特性曲线。
【具体实施方式】
[0016] 下面结合附图对本实用新型作进一步说明：
[0017] 如图2所示，本实用新型所述低功耗低噪声高电源电压抑制比的电压基准源电路 包括第一电阻RU第二电阻R2、第一耗尽型晶体管Ml、第二耗尽型晶体管M2、第三耗尽型晶 体管M3、增强型晶体管M4和电容C，第一电阻Rl的第一端为所述电压基准源电路的正极输 入端Vcc，第一电阻Rl的第二端与第一耗尽型晶体管Ml的漏极连接，第一耗尽型晶体管Ml 的栅极和源极均与第二耗尽型晶体管M2的漏极连接，第二耗尽型晶体管M2的栅极和源极 均与第三耗尽型晶体管M3的漏极连接，第三耗尽型晶体管M3的栅极和源极均与增强型晶 体管M4的漏极、增强型晶体管M4的栅极和第二电阻R2的第一端连接，第二电阻R2的第二 端与电容C的第一端连接并作为所述电压基准源电路的正极输出端Vref，增强型晶体管M4 的源极与电容C的第二端连接并同时作为所述电压基准源电路的负极输入端和负极输出 端，图中以接地示意。
[0018] 本电压基准源电路的工作原理如下：耗尽型晶体管（本实用新型中为N沟道耗尽 型M0SFET)在制造过程中应用离子注入法预先在衬底的表面，在漏极D、栅极S之间制造导 电沟道，称之为初始沟道，其原理是在栅极下方的SiO 2绝缘层中掺入了大量的金属正离子。 所以当Ves = O时，这些正离子已经感应出反型层，形成了沟道，于是，只要有漏源电压，就有 漏极电流存在；当Ves > 0时，将使ID进一步增加；Ves < 0时，随着VGS的减小漏极电流逐 渐减小，直至ID = 0。对应ID = 0的Ves称为夹断电压，用符号Ves(Off)表示，有时也用Vp 表示。根据耗尽型晶体管的特性原理，只需将其栅极和源极短接，即Ves = 0,此时的耗尽型 晶体管存在导电沟道和一定的等效阻抗，可以等效为一个具有可变电阻效应的电流源。在 可变电阻区内，i D与Vcs, Vds的关系为：
【权利要求】
1. 一种低功耗低噪声高电源电压抑制比的电压基准源电路，其特征在于：包括第一电 阻、第二电阻、第一耗尽型晶体管、第二耗尽型晶体管、第三耗尽型晶体管、增强型晶体管和 电容，所述第一电阻的第一端为所述电压基准源电路的正极输入端，所述第一电阻的第二 端与所述第一耗尽型晶体管的漏极连接，所述第一耗尽型晶体管的栅极和源极均与所述第 二耗尽型晶体管的漏极连接，所述第二耗尽型晶体管的栅极和源极均与所述第三耗尽型晶 体管的漏极连接，所述第三耗尽型晶体管的栅极和源极均与所述增强型晶体管的漏极、所 述增强型晶体管的栅极和所述第二电阻的第一端连接，所述第二电阻的第二端与所述电容 的第一端连接并作为所述电压基准源电路的正极输出端，所述增强型晶体管的源极与所述 电容的第二端连接并同时作为所述电压基准源电路的负极输入端和负极输出端。
【文档编号】G05F1/56GK204166421SQ201420517690
【公开日】2015年2月18日 申请日期:2014年9月10日 优先权日:2014年9月10日
【发明者】茹纪军 申请人:成都星芯微电子科技有限公司