1.一种用于随钻VSP测量的信号回放装置，其特征在于，包括：FPGA控制器、若干个SRAM、USB控制器、SPI接口、晶振，其中：
所述SPI接口通过SPI总线与存储芯片阵列管理器相连；所述SRAM通过数据总线和地址总线与FPGA控制器相连；所述USB控制器、晶振分别与FPGA控制器相连。
2.根据权利要求1所述的一种用于随钻VSP测量的信号回放装置，其特征在于，所述SRAM为两个，相互间交替工作。
3.一种利用权利要求1所述的信号回放装置进行信号回放的方法，其特征在于，包括：
步骤1，FPGA控制器设置所有内部状态变量，然后调用用户初始化函数TD_Init()初始化USB接口成为未配置的状态，并使能中断；
步骤2，FPGA控制器开始重枚举，并启动任务分配器，由任务分配器按顺序重复地执行下列工作:
步骤201，调用轮询函数TD_Poll()
步骤202，检测是否有标准设备请求；若有，则解析所收到的命令请求并加以响应，如果所述标准设备请求是传输数据命令，则FPGA控制器对SRAM进行FIFO读写操作；
步骤203，判断是否报告USB挂起事件，如果要报告USB挂起事件，则调用函数TD_Suspend，若成功返回，则测试唤醒事件，如果未检测到唤醒事件，则将PGA控制器放入中止模式中，当回复事件被检测到时，将调用函数TD_Resume()，并跳回步骤201。
4.根据权利要求3所述的信号回放方法，其特征在于，FIFO接口数据输出流程为：
步骤301，在空闲状态下，监控到读事件产生后，进入步骤302；
步骤302，使能SLCS，确定从FIFO读地址，若FIFO非空，在保证从FIFO地址至少稳定出现25ns后，执行步骤303，否则停留在步骤302
步骤303，延时一个时钟周期后，使能SLOE，把内部FIFO中的数据驱动到数据总线上，进入步骤303；
步骤304：延时一个时钟周期后，使能WRREQ，把数据总线上的数据写入乒乓FIFO中，进入步骤305；
步骤305：延时一个时钟周期后，使能SLRD，同时SLRD信号保证建立时间和保持时间要求，在经过tXFD时延后下一个地址的FIFO数据驱动到数据总线上，进入步骤306；
步骤306：若仍有数据要读，进入步骤303，否则进入空闲状态。
5.根据权利要求3所述的信号回放方法，其特征在于，FIFO接口数据输入流程为：
步骤401，在空闲状态下，监控到读事件产生后，进入步骤402；
步骤402，使能SLCS，确定从FIFO地址，若FIFO非满，在保证EZ-USBFIFO地址至少稳定出现25ns后，进入403，否则停留在402；
步骤403，延时一个时钟周期后，使能RDREQ，驱动乒乓FIFO中的数据到数据总线上，并保证tSFD的最小要求，进入步骤404；
步骤404，延时2个时钟周期后，使能SLWR，同时保证SLWR信号的建立时间和保持时间要求，在IFCLK的上升沿，数据被写入从FIFO中，FIFO的标志位在经过tXFLG时延后被更新，进入步骤405；
步骤405，如果提交给从FIFO的数据为乒乓FIFO的最后一组数据，则使能PKTEND，同时在满足其建立、保持时间的条件下，在IFCLK的上升沿提交最后一组数据，进入步骤406；
步骤406：若仍有数据要读，进入步骤403，否则进入空闲状态。
6.根据权利要求3所述的信号回放方法，其特征在于，采用两片SRAM作为数据FIFO，当一片SRAM存储满后，在由USB接口控制器将数据发送到地面计算机的同时，由FPGA芯片则继续读取存储器并缓存到另外一片SRAM存储器，当另一块SRAM存储满后，再由USB接口控制器将数据发送到地面计算机。