一种FPGA延时装置及方法与流程

本申请涉及信号处理领域，尤其涉及一种FPGA延时装置及方法。

背景技术：

在量子通信、光纤传感、卫星定位、激光测距等领域中，测量时间间隔与延时都具有普遍的应用。当测量得到的多个信号之间的时间间隔与用户所需的时间间隔不同时，可以通过延时调整信号之间的时间间隔，使调整后的时间间隔符合用户所需的时间间隔，之后再测量调整后的多个信号之间的时间间隔(即指定时间间隔)，以便于对调整后的多个信号进行监控。例如，用户期望信号接收端先接收第二信号之后再接收第一信号，且接收第二信号的时刻和接收第一信号的时刻具有一定时间间隔(即所需时间间隔)，但实际上，由于信号传输等问题，可能导致信号接收端先接收到第一信号再接收到第二信号(即两个信号的相位位置发生改变)，或者，接收第二信号的时刻和接收第一信号的时刻的时间间隔不符合所需时间间隔，这时便需要对第一信号进行调整，例如对于两个信号的相对位置发生改变的情况，可以使第一信号延后或提前一定时间，以使两个信号的相对位置和时间间隔均符合用户所需。

现有技术提供了一种通过增加传输信号的电缆线长度来进行延时的方法。根据大致延时时间选用不同长度的电缆线，使不同信号在传输过程中的传输时间不同，从而使多个信号之间存在一定的时间间隔。虽然信号在单位长度电缆线上的传输时间是固定值，但用户在实现延时时，只能在现有的电缆线中，选择一根长度较为接近所需长度的电缆线，而没有办法根据不同的延时要求选取不同长度的电缆线，这样就导致选择的电缆线的长度与所需电缆长度之间存在误差，当使用选择的电缆线进行延时，会使得延时时间与用户所需的延时时间不相同，也就导致延时时间的精度较低；当延时时间较长时，需要使用较长的电缆线，增加了信号在传输过程中受到的干扰，使得信号质量下降，信号的波动性加强，使得信号的上升沿位置发生抖动，由于需要依据信号的上升沿的位置来测量时间间隔，则信号的上升沿的位置改变后，测量得到的时间间隔的精度降低。

为了解决延时时间精度较低的问题，现有技术还提供了一种利用高精度延时芯片来延时的方法。将高精度延时芯片接入每个信号的信号发送端和信号接收端之间，通过配置高精度延时芯片来进行延时。这样虽然能够提高延时时间的精度，但额外增加了多个高精度延时芯片，使得在增加硬件复杂度的同时增加了成本。

技术实现要素：

本申请提供一种FPGA延时装置及方法，能够在保持较低成本和较低硬件复杂度的同时，提高延时时间的精度和测量的时间间隔的精度。

为达到上述目的，本申请采用如下技术方案：

第一方面，本申请提供一种FPGA延时装置，所述FPGA延时装置包括延时调整模块和测量模块，其中，

所述延时调整模块用于根据延时时间延后或提前第一信号；

所述测量模块与所述延时调整模块连接，所述测量模块用于确定指定时间间隔，所述指定时间间隔为经所述延时调整模块调整后的第一信号所在时刻，与第二信号中对应于调整后的第一信号的周期的起始时刻之间的时间间隔，第二信号为周期信号。

第二方面，本申请提供一种FPGA延时方法，所述FPGA延时方法包括：

根据延时时间延后或提前第一信号；

确定指定时间间隔，所述指定时间间隔为调整后的第一信号所在时刻，与第二信号中对应于调整后的第一信号的周期的起始时刻之间的时间间隔，第二信号为周期信号。

本申请提供一种FPGA(Field－Programmable Gate Array，现场可编辑门阵列)延时装置及方法，可以在FPGA内控制多个信号的延时时间，并测量延时后的信号之间的指定时间间隔，由于FPGA控制延时时间的精度较高，且不会对信号产生干扰，信号质量不会发生改变，这样在进行指定时间间隔测量时就能够得到准确的测量值，与使用电缆线相比，提高了延时时间的精度，且提高了测量的时间间隔的精度；由于通过一个FPGA延时调整模块，能够控制所有信号的延时，因此，在现有装置中可以只增加一个延时调整模块，与高精度延时芯片相比，降低了硬件复杂度，同时降低了成本。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明实施例提供的一种FPGA延时装置的结构示意图；

图2为本发明实施例提供的另一种FPGA延时装置的结构示意图；

图3为本发明实施例提供的一种FPGA延时装置的原理示意图；

图4为本发明实施例提供的另一种FPGA延时装置的结构示意图；

图5为本发明实施例提供的另一种FPGA延时装置的原理示意图；

图6为本发明实施例提供的另一种FPGA延时装置的原理示意图；

图7为本发明实施例提供的另一种FPGA延时装置的结构示意图；

图8为本发明实施例提供的一种FPGA延时方法的流程图；

图9为本发明实施例提供的另一种FPGA延时方法的流程图；

图10为本发明实施例提供的另一种FPGA延时方法的流程图；

图11为本发明实施例提供的另一种FPGA延时方法的流程图；

图12为本发明实施例提供的另一种FPGA延时方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明实施例提供一种FPGA延时装置10，如图1所示，该FPGA延时装置10包括延时调整模块11和测量模块12，其中，

延时调整模块11用于根据延时时间延后或提前第一信号。

测量模块12与延时调整模块11连接，测量模块12用于确定指定时间间隔。

其中，指定时间间隔为调整后第一信号所在时刻，与第二信号中对应于调整后第一信号的周期的起始时刻之间的时间间隔，第二信号为周期信号。

需要说明的是，调整后第一信号所在时刻相比于第一信号所在时刻，可能延后或提前，延后或提前对应的延时时间可能不同。例如，在一段时间中，存在时刻1、2、3、4、5、6、7、8、9，在时刻1、时刻5和时刻9分别存在第二信号S₁、S₂和S₃。若在时刻6，存在第一信号P₁，此时第一信号和第二信号之间的时间间隔为1，用户需要第一信号和第二信号之间的时间间隔为3，若延后第一信号，则调整后第一信号所在时刻为8，延时时间为2；若提前第一信号，则调整后第一信号所在时刻为4，延时时间为2，延后或提前对应的延时时间相同。若在时刻7，存在第一信号P₁，此时第一信号和第二信号之间的时间间隔为2，用户需要第一信号和第二信号之间的时间间隔为3，若延后第一信号，则调整后第一信号所在时刻为8，延时时间为1；若提前第一信号，则调整后第一信号所在时刻为4，延时时间为3，延后或提前对应的延时时间不同。

在延时调整模块延后或提前第一信号后，再由测量模块确定指定时间间隔，获取到指定时间间隔后，将指定时间间隔上传至终端，以便于对调整后的信号进行监控。

本申请提供一种FPGA延时装置，可以在FPGA内控制多个信号的延时时间，并测量延时后的信号之间的指定时间间隔，由于FPGA控制延时时间的精度较高，且不会对信号产生干扰，信号质量不会发生改变，这样在进行指定时间间隔测量时就能够得到准确的测量值，与使用电缆线相比，提高了延时时间的精度，且提高了测量的时间间隔的精度；由于通过一个FPGA延时调整模块，能够控制所有信号的延时，因此，在现有装置中可以只增加一个延时调整模块，与高精度延时芯片相比，降低了硬件复杂度，同时降低了成本。

为了使调整后第一信号所在时刻与第二信号之间的时间间隔符合用户的所需时间间隔，在本发明实施例的一个实现方式中，需要根据初始时间间隔与所需时间间隔确定延时时间，因此，在如图1所示的实现方式的基础上，还可以实现如图2所示的实现方式。其中，该FPGA延时装置还包括：

获取模块13，用于获取第二信号的时间周期、调整前第一信号所在时刻与第二信号中对应于调整前第一信号的周期的起始时刻之间的初始时间间隔。

例如，如图3所示，第二信号为周期信号，周期为T，在时刻S₁、S₂和S₃均存在第二信号，在时刻P₁存在第一信号，即P₁为调整前第一信号所在时刻，第二信号中对应于调整前第一信号的周期的起始时刻为S₂，初始时间间隔为S₂与P₁之间的时间间隔，即T₂。

计算模块14，计算模块14与获取模块13连接，计算模块14还与延时调整模块11连接，计算模块14用于根据所需时间间隔、所述第二信号的时间周期及所述初始时间间隔计算延时时间。

需要说明的是，当所需时间间隔大于初始时间间隔时，延时时间可以为所需时间间隔与初始时间间隔的差值的绝对值；或者，延时时间也可以为所需时间间隔与初始时间间隔的差值的绝对值加上至少一个第二信号的周期；或者，延时时间也可以为至少一个第二信号的周期与上述绝对值的差值。

当所需时间间隔小于初始时间间隔时，延时时间可以为所需时间间隔与初始时间间隔的差值的绝对值作为延时时间，将第一信号提前延时时间；或者，延时时间也可以为所需时间间隔与初始时间间隔的差值的绝对值加上至少一个第二信号的周期；或者，延时时间也可以为至少一个第二信号的周期与上述绝对值的差值。

在根据初始时间间隔与所需时间间隔确定延时时间时，由于第二信号为周期信号，因此在所需时间间隔与获取模块所获取的初始时间间隔的差值的绝对值的基础上增加第二信号的周期，或者将第二信号的周期减去所需时间间隔与获取模块所获取的初始时间间隔的差值的绝对值，运算得到的值均能够作为延时时间，这样就存在多个延时时间的值，可以根据用户需求或实际需要选择上述计算延时时间的方法中的一种来计算延时时间。

为了便于终端对调整后的信号进行监控，在本发明实施例的一个实现方式中，需要测量调整后第一信号所在时刻与第二信号中对应于调整后第一信号的周期的起始时刻之间的指定时间间隔，因此，在如图2所示的实现方式的基础上，还可以实现如图4所示的实现方式。其中，测量模块12包括：

第一判断模块121，第一判断模块121与延时调整模块11连接，第一判断模块121用于判断第一信号延后延时时间或提前延时时间。

第一计算模块123，第一计算模块123与第一判断模块121连接，第一计算模块122用于在第一信号延后延时时间时，计算延时时间与初始时间间隔的加和；第一计算模块122还用于在第一信号提前延时时间时，计算第一时间间隔与延时时间的差值。其中，第一时间间隔为调整前第一信号所在时刻与第二信号中对应于调整后第一信号的周期的起始时刻之间的时间间隔。

第二判断模块123，第二判断模块123与第一计算模块122连接，第二判断模块123用于判断加和是否大于第二信号的时间周期；第二判断模块123还用于判断差值是否大于第二信号的时间周期。

第二计算模块124，第二计算模块124与第二判断模块123连接，第二计算模块124用于在加和大于第二信号的时间周期时，将加和减去至少一个时间周期，得到小于时间周期的第一结果；第二计算模块124还用于在差值大于第二信号的时间周期时，将差值减去至少一个时间周期，得到小于时间周期的第二结果。

指定模块125，指定模块125与第二判断模块123连接，指定模块125还与第二计算模块124连接，指定模块125用于在加和大于第二信号的时间周期时，指定第一结果为指定时间间隔；指定模块125还用于在加和小于第二信号的时间周期时，指定加和为指定时间间隔；指定模块125还用于在差值大于第二信号的时间周期时，指定第二结果为指定时间间隔；指定模块125还用于在差值小于第二信号的时间周期时，指定差值为指定时间间隔。

例如，如图3所示，第二信号为周期为T的周期信号，每个第二信号所在的时刻分别为S₁、S₂和S₃，第一信号所在的时刻为P₁，初始时间间隔为T₂，T₂+T＝T₁，调整后第一信号所在时刻为P₁'当第一信号延后或提前时，指定时间间隔的计算方法如下所示：

A、第一信号延后△t₁，△t₁<T且△t₁+T₂<T

延时时间与初始时间间隔的加和为△t₁+T₂，因为△t₁+T₂<T，所以指定时间间隔为△t₁+T₂。

B、第一信号延后△t₂，△t₂<T且△t₂+T₂>T

延时时间与初始时间间隔的加和为△t₂+T₂，因为△t₂+T₂>T，所以指定时间间隔为△t₂+T₂-T。

C、第一信号提前△t₃，△t₃<T且△t₃<T₂

由于P₁'与P₁处于第二信号的同一个周期中，因此，第一时间间隔为T₂，由于T₂-△t₃<T，所以指定时间间隔为T₂-△t₃。

D、第一信号提前△t₄，△t₄<T且△t₄>T₂

由于P₁'所处的时间周期与P₁所处的第二信号的周期相邻，因此，第一时间间隔为T₁-△t₄，由于T₁-△t₄<T，所以指定时间间隔为T₁-△t₄。

如图5所示，P₁”与P₁之间的时间间隔小于T，且P₁”与P₁'之间的时间间隔为n个T，n为正整数。

E、第一信号延后△t₅，△t₅>T

延时时间与初始时间间隔的加和为△t₅+T₂，因为△t₅+T₂>T，所以指定时间间隔为△T₁，△T₁的计算方法可以采用上述A或B所采用的计算方法，在此不做赘述。

F、第一信号提前△t₆，△t₆>T

指定时间间隔为△T₂，△T₂的计算方法可以采用上述C或D所采用的计算方法，在此不做赘述。

本申请将指定时间间隔的计算方法按照延后或提前，以及延时时间与第二信号的周期之间的大小关系进行分类，不同类别的计算方法不同，使得测量模块计算指定时间间隔时，能够将所有调整后第一信号可能所在的时刻的情况，完全按照认为指定计算方法进行计算，提高了计算指定时间间隔的准确度。

为了使第一信号与第二信号所在时刻的时间间隔为所需时间间隔，在本发明实施例的一个实现方式中，需要调整第一信号。其中，第二信号的一个时间周期中对应存在至少两个第一信号，延时调整模块11将至少两个第一信号作为整体延后或提前延时时间。

例如，如图6所示，第二信号所在时刻分别为S₁、S₂和S₃，在S₂和S₃之间的时间间隔中，在时刻P₁和时刻P₂分别存在一个第一信号，将两个第一信号作为整体，同时延后△t₇或同时提前△t₈，调整后两个第一信号所在时刻之间的时间间隔不变。

此时，将两个第一信号中的一个第一信号所在时刻为标准，对应计算延时时间和指定时间间隔。当两个第一信号整体延后时，指定时间间隔的计算方法可以采用上述A、B或E所采用的计算方法；当两个第一信号整体提前时，指定时间间隔的计算方法与可以采用上述C、D或F所采用的计算方法。

在本申请中，使用一个延时调整模块将至少两个第一信号作为整体延后或提前延时时间，由于在FPGA内设置延时调整模块，FPGA控制延时时间的精度较高，且不会对信号产生干扰，信号质量不会发生改变，这样在进行指定时间间隔测量时就能够得到准确的测量值，这样就提高了延时时间的精度，且提高了测量的时间间隔的精度；由于通过一个延时调整模块，能够控制所有信号的延时，因此，在现有装置中可以只增加一个延时调整模块，降低了硬件复杂度，同时降低了成本。

为了计算时间间隔，在本发明实施例的一个实现方式中，需要为每个信号设置时间标签，因此，在如图2所示的实现方式的基础上，还可以实现如图7所示的实现方式。其中，FPGA延时装置10还包括：

时间标签创建模块15与测量模块12连接，时间标签创建模块15用于标记调整前第一信号和第二信号所在的时刻。

需要说明的是，时间标签创建模块15中包含由加法器构造的进位链，第一信号和第二信号在经过时间标签创建模块15后，由模拟信号转变为数字信号，实现时间信息的数字转换。时间标签创建模块15标记第一信号和第二信号的上升沿所在的时刻，且以时间周期创建时间标签，该时间周期大于第一信号所在时刻与第二信号中对应于第一信号的周期的起始时刻之间的时间间隔。在一个时间周期结束后，继续从该时间周期的起始计时，为信号所在时刻创建时间标签。例如，以0、1、2、3、4、5、6、7、8、9作为一个时间周期创建时间标签，在第一个时间周期中，第二信号所在时刻的时间标签为1、5、9，第一个时间周期结束，继续从第二个时间周期的起始计时，在第二个时间周期中，第二信号所在时刻的时间标签为3、7。

本申请使用时间标签创建模块，标记第一信号和第二信号所在的时刻，第一信号和第二信号由模拟信号转变为由时间信息表征的数字信号，再由FPGA控制第一信号进行延时。这样对信号的延时功能的实现是在时间信息的数字转换之后，FPGA控制延时对信号的时间数字转换功能没有任何影响，这样对整个时间数字转换系统的性能就没有任何影响。此外，在经过时间标签创建模块之后，也就是在模拟信号转变为数字信号之后，才能够进一步进行第一信号和第二信号的处理。

本申请提供一种FPGA延时方法，如图8所示，该FPGA延时方法包括：

步骤201、根据延时时间延后或提前第一信号。

步骤202、确定指定时间间隔。

其中，指定时间间隔为调整后第一信号所在时刻，与第二信号中对应于调整后第一信号的周期的起始时刻之间的时间间隔，第二信号为周期信号。

在本申请的一个实现方式中，在如图8所示的实现方式的基础上，还可以实现为如图9所示的实现方式。其中，在执行步骤101根据延时时间延后或提前第一信号之前，还可以执行步骤：

步骤203、获取第二信号的时间周期、调整前第一信号所在时刻与第二信号中对应于调整前第一信号的周期的起始时刻之间的初始时间间隔。

步骤204、根据所需时间间隔、第二信号的时间周期及初始时间间隔计算延时时间。

在本申请的一个实现方式中，在如图9所示的实现方式的基础上，还可以实现为如图10所示的实现方式。其中，步骤202确定指定时间间隔，还可以具体实现为步骤2021至步骤2025：

步骤2021、判断第一信号延后延时时间或提前延时时间。

步骤2022、在第一信号延后延时时间时，计算延时时间与初始时间间隔的加和；或者，在第一信号提前延时时间时，计算第一时间间隔与延时时间的差值。

其中，第一时间间隔为调整前第一信号所在时刻与第二信号中，对应于调整后第一信号的周期的起始时刻之间的时间间隔。

步骤2023、判断加和是否大于第二信号的时间周期；或者，判断差值是否大于第二信号的时间周期。

步骤2024、在加和大于第二信号的时间周期时，将加和减去至少一个时间周期，得到小于时间周期的第一结果；或者，在差值大于第二信号的时间周期时，将差值减去至少一个时间周期，得到小于时间周期的第二结果。

步骤2025、在加和大于第二信号的时间周期时，指定第一结果为指定时间间隔；或者，在加和小于第二信号的时间周期时，指定加和为指定时间间隔；或者，在差值大于第二信号的时间周期时，指定第二结果为指定时间间隔；或者，在差值小于第二信号的时间周期时，指定差值为指定时间间隔。

在本申请的一个实现方式中，在如图8所示的实现方式的基础上，还可以实现为如图11所示的实现方式，该FPGA延时方法包括：

步骤205、第二信号的一个时间周期中对应存在至少两个第一信号，将至少两个第一信号作为整体延后或提前延时时间。

在本申请的一个实现方式中，在如图9所示的实现方式的基础上，还可以实现为如图12所示的实现方式。其中，在执行步骤203获取第二信号的时间周期、调整前第一信号所在时刻与第二信号中对应于调整前第一信号的周期的起始时刻之间的初始时间间隔的步骤之前，还可以执行步骤206：

步骤206、标记调整前第一信号和第二信号所在的时刻。

本申请提供一种FPGA延时方法，可以在FPGA内控制多个信号的延时时间，并测量延时后的信号之间的指定时间间隔，由于FPGA控制延时时间的精度较高，且不会对信号产生干扰，信号质量不会发生改变，这样在进行指定时间间隔测量时就能够得到准确的测量值，与使用电缆线相比，提高了延时时间的精度，且提高了测量的时间间隔的精度；由于通过一个FPGA延时调整模块，能够控制所有信号的延时，因此，在现有装置中可以只增加一个延时调整模块，与高精度延时芯片相比，降低了硬件复杂度，同时降低了成本。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于装置实施例，所以描述得比较简单，相关之处参见装置实施例的部分说明即可。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应该以所述权利要求的保护范围为准。