技术总结
本实用新型涉及一种低延时啸叫抑制装置，包括模拟数字转换器以及数字模拟转换器，该低延时啸叫抑制装置还包括双通道并行芯片，其输入端连接模拟数字转换器，其输出端连接数字模拟转换器，双通道并行片的并行通道中，第一通道进行时域陷波处理，第二通道进行啸叫频点检测，且第二通道输出至第一通道。实施本实用新型实施例，具有如下有益效果：本实用新型提供的低延时啸叫抑制装置通过FPGA芯片进行啸叫频点检测以及时域陷波处理的并行处理，能够大幅度节约时间，啸叫频点检测部分可以视作不消耗时间，保证了系统的低延时、实时性。
技术研发人员：汪志明
受保护的技术使用者：湖北飞利信电子设备有限公司
文档号码：201720082607
技术研发日：2017.01.20
技术公布日：2017.10.03