一种模拟加速器调控系统的实验装置的制作方法

技术特征：

1.一种模拟加速器调控系统的实验装置，其特征在于：它包括信号功率源发生器(10)、低电平控制器(20)和上位机(30)；所述低电平控制器(20)分别连接所述信号功率源发生器(10)和所述上位机(30)；

其中，所述低电平控制器(20)包括第一功率计(201)、功分器(202)、本征信号发生器(203)、时钟分配器(204)、FPGA(205)、DAC(206)、第一ADC(207)、第二ADC(208)、第三ADC(209)、第一混频器(210)、第二混频器(211)、第三混频器(212)和第四混频器(213)；

所述第一功率计(201)的入口连接所述信号功率源发生器(10)，所述第一功率计(201)的出口连接所述功分器(202)，所述功分器(202)的出口分别连接所述本征信号发生器(203)和所述时钟分配器(204)，且所述本征信号发生器(203)和所述时钟分配器(204)分别连接所述FPGA(205)；

所述FPGA(205)依次连接所述DAC(206)、所述第四混频器(213)、速调管(40)、环路器(50)、定向耦合器(60)的入口和带通滤波器(70)的入口；

所述定向耦合器(60)的第一出口依次连接所述第一混频器(210)、所述第一ADC(207)和所述FPGA(205)；所述定向耦合器(60)的第二出口依次连接所述第二混频器(211)、所述第二ADC(208)和所述FPGA(205)；所述带通滤波器(70)的出口依次连接第二功率计(80)、所述第三混频器(212)、所述第三ADC(209)和所述FPGA(205)；

所述FPGA(205)还依次连接步进电机驱动器(90)和步进电机(100)；

所述FPGA(205)还连接所述上位机(30)。

2.根据权利要求1所述的一种模拟加速器调控系统的实验装置，其特征在于：所述FPGA(205)包括数字化及处理模块、通讯模块、连锁保护模块、步进电机驱动模块和电源模块；其中，所述数字化及处理模块分别连接所述通讯模块、所述连锁保护模块、所述步进电机驱动模块和所述电源模块。

3.根据权利要求1或2所述的一种模拟加速器调控系统的实验装置，其特征在于：所述FPGA(205)采用FPGA-XC7V585T。