一种自适应电流输出低压差线性稳压器的制作方法

本发明属于电源技术领域，具体涉及一种自适应电流输出低压差线性稳压器。

背景技术：

电子电路dc/dc供电设计中，目前最常用的是开关电源和ldo。开关电源输出电流大、效率高，但由于其开关特性，输出电压纹波噪声较大，会干扰高精密器件的工作精度。ldo具有超低电压噪声、干扰小等优点，在高精度、低噪声供电场合获得广泛应用，但ldo效率低、发热量大，电流输出能力有限，一般仅适用于负载电流小于1a的场合，这限制了其在电流需求较大场合的应用。

技术实现要素：

针对现有技术的不足，本发明提供一种自适应电流输出低压差线性稳压器，以解决上述技术问题。

本申请实施例提供一种自适应电流输出低压差线性稳压器，包括：低压差线性稳压器、旁路晶体管和调节电路，所述旁路晶体管与低压差线性稳压器并联；

所述旁路晶体管为pnp型晶体管，pnp型晶体管c端连接电源输出端；

所述调节电路包括第一电阻、第二电阻、第三电阻和二极管，第一电阻一端连接电源输入端另一端连接pnp型晶体管e端；第二电阻一端连接电源输入端另一端连接二极管输入端；二极管输出端分别连接低压差线性稳压器的输入电压vin端和旁路晶体管的晶体管b端；第三电阻并联在二极管两端。

在本申请的一种实施方式中，所述pnp型晶体管的最大输出电流略大于低压差线性稳压器的最大输出电流。

在本申请的一种实施方式中，所述pnp型晶体管的最大输出电流是低压差线性稳压器的最大输出电流的1.2倍。

在本申请的一种实施方式中，所述二极管的正向导通压降不大于pnp型晶体管的导通阈值。

在本申请的一种实施方式中，所述低压差线性稳压器包括ldo芯片u1、输入电压vin端、输出电压vout端、使能en端和反馈fb端；所述输入电压vin端、输出电压vout端、使能en端和反馈fb端均连接ldo芯片u1。

在本申请的一种实施方式中，所述ldo芯片u1设有接地端；所述反馈fb端通过第四电阻连接电源输出端；所述反馈fb端通过第五电阻接地。

在本申请的一种实施方式中，电源输入端通过第一电容接地。

在本申请的一种实施方式中，电源输出端通过第二电容接地。

在本申请的一种实施方式中，根据二极管的正向导通压降设置第三电阻的阻值。

在本申请的一种实施方式中，根据pnp型晶体管的电压范围设置第一电阻阻值和第二电阻阻值。

本发明的有益效果在于，

本发明提供的自适应电流输出低压差线性稳压器通过并联旁路晶体管外加调节电路来提升低压差线性稳压器(ldo)电流输出能力，由二极管和电阻组成的调节电路，可随ldo输入电流变化动态控制旁路晶体管的导通程度，进而控制旁路晶体管后级的输出电压和电流。ldo的输出电流越大，晶体管的导通程度越大，旁路电流也越大，从而起到增大输出电流的作用，且增大输出电流的同时并不影响ldo输出精度。

此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一个实施例的自适应电流输出低压差线性稳压器的原理电路示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。

如图1所示，本申请实施例提供一种自适应电流输出低压差线性稳压器，包括：低压差线性稳压器、旁路晶体管和调节电路，所述旁路晶体管与低压差线性稳压器并联；所述调节电路输入端连接电源输入端，所述调节电路的输出端分别连接低压差线性稳压器的电压输入端和旁路晶体管的晶体管b端；

所述旁路晶体管包括第一电阻和pnp型晶体管，所述第一电阻一端连接电压输入端另一端连接pnp型晶体管e端；pnp型晶体管c端连接电源输出端；

所述调节电路包括第二电阻、第三电阻和二极管，第三电阻与二极管并联且第三电阻与二极管的并联支路与第二电阻串联。

可选地，作为本申请一个实施例，所述pnp型晶体管的最大输出电流略大于低压差线性稳压器的最大输出电流。

可选地，作为本申请一个实施例，所述pnp型晶体管的最大输出电流是低压差线性稳压器的最大输出电流的1.2倍。

可选地，作为本申请一个实施例，所述二极管的正向导通压降不大于pnp型晶体管的导通阈值。

可选地，作为本申请一个实施例，所述低压差线性稳压器包括ldo芯片u1、输入电压vin端、输出电压vout端、使能en端和反馈fb端；所述输入电压vin端、输出电压vout端、使能en端和反馈fb端均连接ldo芯片u1。

可选地，作为本申请一个实施例，所述ldo芯片u1设有接地端；所述反馈fb端通过第四电阻连接电源输出端；所述反馈fb端通过第五电阻接地。

可选地，作为本申请一个实施例，电源输入端通过第一电容接地。

可选地，作为本申请一个实施例，电源输出端通过第二电容接地。

可选地，作为本申请一个实施例，根据二极管的正向导通压降设置第三电阻的阻值。

可选地，作为本申请一个实施例，根据pnp型晶体管的电压范围设置第一电阻阻值和第二电阻阻值。

下面将参考附图并结合实施例来详细说明本发明。

实施例1

如图1所示，本实施例提供一种自适应电流输出低压差线性稳压器，包括：低压差线性稳压器、旁路晶体管和调节电路，所述旁路晶体管与低压差线性稳压器并联；

所述旁路晶体管为pnp型晶体管，pnp型晶体管c端连接电源输出端；

所述调节电路包括第一电阻、第二电阻、第三电阻和二极管，第一电阻一端连接电源输入端另一端连接pnp型晶体管e端；第二电阻一端连接电源输入端另一端连接二极管输入端；二极管输出端分别连接低压差线性稳压器的输入电压vin端和旁路晶体管的晶体管b端；第三电阻并联在二极管两端。

低压差线性稳压器包括ldo芯片u1、输入电压vin端、输出电压vout端、使能en端和反馈fb端；所述输入电压vin端、输出电压vout端、使能en端和反馈fb端均连接ldo芯片u1。

关于晶体管q1，选用pnp型晶体管，q1的iec_max(最大输出电流)略大于ldo的最大输出电流io_max(最大输出电流)即可，以减小q1体积和vbe阈值电压。考虑到电路的输出电压精度和工作稳定性，旁路q1分担的电流不宜过大，一般控制在不大于ldo自身输出电流为宜。

关于二极管d1，二极管d1的作用是提供固定压降，以降低电路对r2压降的要求，可减小r2阻值和功耗。d1的正向导通压降应不大于q1的导通阈值，以使在负载电流较小时q1处于关闭状态，负载电流仅由ldo输出。

电阻r3，电阻r3对二极管d1起旁路作用，以使在负载电流很小时，避免d1正向压降使q1误导通。在负载电流较大时，r3的作用可忽略。

关于电阻r1和r2，电阻r1和r2起到限流和调节q1的vbe电压的作用，目的是：当ldo负载率较小时(一般取30％)，关断q1，仅由ldo本身提供负载电流；当ldo负载率超过30％时，q1开始导通并承担一定的负载电流；当ldo负载达到最大时，q1输出电流等于ldo的负载电流，使本电路可输出两倍于ldo的最大输出电流。

下面基于几种典型工作状态来说明本电路是如何增大ldo输出电流的：

1)当负载电流为0时，q1的e极电压和u1的in电压均为vcc，vbe＝0，晶体管q1处于关闭状态；

2)负载电流开始增大，r2和d1作为u1的输入线路，两端会产生一定的压降，r1和vbe两端存在同样的压降值，随着负载电流的增大，u1的vin端电压降低，|vbe|增大，达到q1的导通阈值，q1开始导通，部分电流通过q1输出至vout侧；

3)随着负载电流的继续增大，|vbe|增大，q1导通程度增大，流经q1的电流iec增大，q1分担了较多的电流，流经q1的电流叠加上ldo自身的输出电流，增大了ldo的电流输出能力。

实施例2

本实施例提供一种自适应电流输出低压差线性稳压器，包括：低压差线性稳压器、旁路晶体管和调节电路，所述旁路晶体管与低压差线性稳压器并联；

所述旁路晶体管为pnp型晶体管，pnp型晶体管c端连接电源输出端；

所述调节电路包括第一电阻、第二电阻、第三电阻和二极管，第一电阻一端连接电源输入端另一端连接pnp型晶体管e端；第二电阻一端连接电源输入端另一端连接二极管输入端；二极管输出端分别连接低压差线性稳压器的输入电压vin端和旁路晶体管的晶体管b端；第三电阻并联在二极管两端。

低压差线性稳压器包括ldo芯片u1、输入电压vin端、输出电压vout端、使能en端和反馈fb端；所述输入电压vin端、输出电压vout端、使能en端和反馈fb端均连接ldo芯片u1。所述ldo芯片u1设有接地端；所述反馈fb端通过第四电阻连接电源输出端；所述反馈fb端通过第五电阻接地。电源输入端通过第一电容接地。电源输出端通过第二电容接地。

关于晶体管q1，选用pnp型晶体管，q1的iec_max是ldo的最大输出电流io_max的1.2倍，以减小q1体积和vbe阈值电压。考虑到电路的输出电压精度和工作稳定性，旁路q1分担的电流不宜过大，一般控制在不大于ldo自身输出电流为宜。

尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。