本实用新型涉及无人机及载人机领域，尤其涉及一种低延时的飞控传感器数据采集装置。
背景技术：
无人机的飞控系统之所以能够保证飞机的可靠飞行，靠的是精准的控制算法，而算法实现的基础来至于传感器数据采集(包括位置，速度，加速度，角速度，角加速度，障碍物等)。目前实现数据采集的方法大致分为两种，一种是飞控接收外部传感器数据采集模块所采集的数据，另一种是飞控通过各种接口采集不同传感器的数据；不管哪种方法，在采集传感器数据时，多采用单片机、ARM等传统处理器，且传感器共同连接在一条或者两条总线上。现有技术中，传统处理器多采用线程方式，线程之间切换需要响应时间，且响应时间并不一致，不能完全保证数据采集的严格时间；同时，传感器连接在一条或少数几条总线上，各个传感器数据采集只能顺序执行，即不能保证数据采集的时间相关性，同时每个传感器数据采集都需要占用时间，会影响算法的实时性，现有技术中的传感器数据采集方式，至少存在如下技术缺点：
1、采用线程方式，线程响应需要时间，响应时间不一致，且会影响控制算法的实时性；
2、传感器连接在同一总线上，各个传感器数据采集只能顺序执行，延时大，导致采集到的数据时间相关性差；
3、总线上一个传感器损坏或者采集线程卡死都可能造成整个系统故障，可靠性低。
技术实现要素：
本实用新型提供一种低延时的飞控传感器数据采集装置，解决现有技术中线程响应需要时间长、采集数据延时大、可靠性低的技术问题。
本实用新型的目的是通过以下技术方案实现的：
一种低延时的飞控传感器数据采集装置，包括：处理器、可编程逻辑器件、 N个寄存器、N个模数转换器、N个传感器，N为大于1的整数，其中，所述 N个寄存器的输入端与所述可编程逻辑器件连接，所述N个寄存器的输出端通过传输总线与所述处理器连接，所述N个传感器分别通过对应的模数转换器与所述可编程逻辑器件连接，所述传输总线为外部并行总线。
本实用新型的技术效果为：
采用可编程逻辑器件+处理器的工作方式，可编程逻辑器件负责传感器数据采集、PWM输出等功能；处理器运行操作系统，实现飞行控制算法。可编程逻辑器件在进行数据采集过程中，没有线程的概念，各功能模块按照设计实时运行，不受其他模块影响，数据采集时间严格准确、采集可靠性高；各个传感器单独占用一条数据接口，在可编程逻辑器件内部针对每个传感器建立一个功能模块，采集的数据并行的存储每个数据接口对应的寄存器，各传感器可以按照飞控系统的要求，按照各自的频率进行数据采集，保证了各个传感器之间的时间相关性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可根据这些附图获得其他的附图。
图1为本实用新型实施例的一种低延时的飞控传感器数据采集装置的结构示意图；
图2为本实用新型实施例的另一种低延时的飞控传感器数据采集装置的结构示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
本实用新型实施例提供了一种低延时的飞控传感器数据采集装置，如图1 所示，包括：处理器、可编程逻辑器件、N个寄存器、N个模数转换器、N个传感器，N为大于1的整数，其中，所述N个寄存器的输入端与所述可编程逻辑器件连接，所述N个寄存器的输出端通过传输总线与所述处理器连接，所述N个传感器分别通过对应的模数转换器与所述可编程逻辑器件连接，所述传输总线为外部并行总线。
其中，所述处理器通过传输总线读取寄存器中采集的数据，读取方式可以有多种，例如DMA方式读取、轮询读取(主要针对传输总线为外部串行总线时)。实际应用中可复用传输总线(读取采集数据、向FPGA传输控制数据)，例如：外部总线的读写操作均在CS为低电平有效的情况下进行，通过设置WR 信号的高低电平区分读、写的不同情况。
所述外部并行总线由N对低压差分信号LVDS组成，每个寄存器的输出通过一对低压差分信号LVDS与所述处理器连接。
所述处理器还分别与存储器、USB接口电路连接，存储器用于存储系统日志数据，USB接口电路用于数据通信及OTG功能。
所述可编程逻辑器件为FPGA。
本实用新型的技术效果为：
采用可编程逻辑器件+处理器的工作方式，可编程逻辑器件负责传感器数据采集、PWM输出等功能；处理器运行操作系统，实现飞行控制算法。可编程逻辑器件在进行数据采集过程中，没有线程的概念，各功能模块按照设计实时运行，不受其他模块影响，数据采集时间严格准确、采集可靠性高；各个传感器单独占用一条数据接口，在可编程逻辑器件内部针对每个传感器建立一个功能模块，采集的数据并行的存储每个数据接口对应的寄存器，处理器通过传输总线读取寄存器中采集的数据，各传感器可以按照飞控系统的要求，按照各自的频率进行数据采集，保证了各个传感器采集的数据之间的时间相关性。
为了提高本实用新型的集成程度、提高传输速度、降低功耗，本实用新型实施例提供了另一种低延时的飞控传感器数据采集装置，如图2所示，所述处理器、可编程逻辑器件、N个寄存器、N个模数转换器为FPGA的内部单元，其中，所述处理器为内部ARM核、所述可编程逻辑器件具体为逻辑互连单元，所述寄存器具体为内部SRAM单元，所述传输总线为内部传输总线。
对于内部设有模数转换器的传感器模块，可以直接与FPGA连接，可以不需要单独的模数转换器。
实际应用过程中，可以采用Xilinx的ZYNQ-7000 FPGA实现，相应的利用其内部的AXI总线作为内部传输总线。AXI(Advanced eXtensible Interface) 是一种总线协议，该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。AXI总线由于是内部总线，读取速度进一步提高，可留给ARM 核更多时间，以便更好地保证飞控性能。
可以理解的是，图中示出的系统结构并不构成对系统的限定，可以包括比图示更多或更少的设备，或者组合某些设备，或者不同的设备部署。
以上，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。