一种高精度互补电流源电路的制作方法

本实用新型涉及一种高精度互补电流源的产生技术，属于模拟集成电路技术。

背景技术：

在模拟集成电路应用中，通常需要高精度的互补电流源，如图1所示，即要求灌电流（sinking current）和拉电流（sourcing current）严格相等。

而目前的集成电路工艺一般采用薄膜或多晶硅电阻微调的方法来实现完全互补的电流源，但这无疑增加了成本和使用的复杂程度。

论文《采用分段线性补偿的基准电流源设计》记载了一种低温漂电流源电路，虽然温度系数较低，但只有拉电流的产生方法。论文《多路VI输出的高性能CMOS带隙基准源》记载了一种电压电流转换电路，利用运放钳位实现精确的电流源，但受电阻温漂的影响较大。论文《高端基准电流源的设计》记载了一种基于双极工艺的高压基准电流源电路，虽然解决了电源抑制问题，但该电路结构只能产生拉电流，不适合产生灌电流。实用新型专利CN105739586A《一种电流基准源电路》实现一种基准电流源的产生方法，但其受沟道调制明显，不适用于较高电源电压。

技术实现要素：

本实用新型的目的在于提供一种高精度互补电流源电路，采用同一个电流源做为拉电流和灌电流镜像源，同时引入运放钳位以降低镜像误差，进一步增加拉电流和灌电流的匹配程度且实现了电流源的高阻抗。

实现本实用新型目的的技术方案：

一种高精度互补电流源电路，其特征是，包括第一运放OP1、第二运放OP2、MOS管M0、M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M16、M17、M18、M19、M20；

输入参考电压VREF输入至MOS管M1的栅极，MOS管M1、M2的源极与MOS管M9的漏极共连，MOS管M1的漏极与MOS管M0的源极、MOS管M3的漏极共连，MOS管M0的漏极与MOS管M2栅极、MOS管M11的漏极、MOS管M8的漏极共连；MOS管M0的栅极连接电源VDD；MOS管M2的漏极与MOS管M4的漏极连接，同时与MOS管M5、M6、M7、M13的栅极共接点M连接；MOS管M5、M6的源极接电源VDD；MOS管M5的漏极与MOS管M3的源极连接；MOS管M6的漏极与MOS管M4的源极连接；

MOS管M8的源极分别与MOS管M7的漏极、第一运放OP1的同相输入端连接；MOS管M7的源极接电源VDD；第一外部输入的偏置电压VB1输入至MOS管M3、M4、M18的栅极；MOS管M13的源极接电源VDD, 漏极分别与和一运放OP1的反相输入端、MOS管M14的源极连接；第一运放OP1的输出端作为MOS管M14的栅极；

第二外部输入的偏置电压VB2输入至MOS管M9、M11的栅极；

第三外部输入的偏置电压VB3输入至MOS管M10、M12、M16的栅极，MOS管M10、M12、M16的源极均接地；

MOS管M9的源极与MOS管M10的漏极连接，MOS管M11的源极与MOS管M12的漏极共接并连接至第二运放OP2的同相输入端；MOS管M16的漏极与MOS管M15的源极共接并连接至第二运放OP2的反相输入端，第二运放OP2的输入端作为MOS管M15的栅极；

MOS管M15的漏极分别与MOS管M18、M20的源极共接；MOS管M14的漏极分别与MOS管M17、M19的源极共接；MOS管M17、M18的漏极共接；MOS管M19、M20的漏极共接。MOS管M17、M18的栅极共接于控制点A；MOS管M19、M20的栅极共接于控制点B。

当需要互补电流源时，控制点A和控制点B施加相位相反的数字信号。

当控制点A为低电平，控制点B为高电平时，MOS管M17和M20导通，MOS管M13、M14和M17提供灌电流，MOS管M15、M16和M20提供拉电流。

当控制点A为高电平，控制点B为低电平时，MOS管M18和M19导通，MOS管M13、M14和M19提供灌电流，MOS管M15、M16和M18提供拉电流。

当仅需要灌电流源时，控制点A和控制点B施加数字低电平。

当仅需要拉电流源时，控制点A和控制点B施加数字高电平。

本实用新型的优点为：

本实用新型基于标准CMOS工艺，采用同一个电流源做为拉电流和灌电流镜像源，同时引入运放钳位以降低镜像误差，进一步增加拉电流和灌电流的匹配程度，且实现了电流源的高阻抗。

本实用新型的电路无需后续电阻微调便可实现拉电流和灌电流完全匹配；增加了电流模式控制，可以选择单独灌电流模式或单独拉电流模式或同时应用两种模式实现互补电流源。

附图说明

图1为理想的互补电流源示意图。

图2为本实用新型电路。

图3为高精度互补电流源时序图。

具体实施方式

下面结合附图对本实用新型作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。

如图2和图3所示，本实用新型的电路包括运算放大器简称运放OP1、OP2、MOS管M0、M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M16、M17、M18、M19、M20和电容Cc。

输入参考电压VREF输入至MOS管M1的栅极，MOS管M1、M2的源极与MOS管M9的漏极共连，MOS管M1的漏极与MOS管M0的源极、MOS管M3的漏极共连，MOS管M0的漏极经电容Cc与MOS管M2栅极、MOS管M11的漏极、MOS管M8的漏极共连；MOS管M0的栅极连接电源VDD；MOS管M2的漏极与MOS管M4的漏极连接，同时与MOS管M5、M6、M7、M13的栅极共接点M连接；MOS管M5、M6的源极接电源VDD；MOS管M5的漏极与MOS管M3的源极连接；MOS管M6的漏极与MOS管M4的源极连接；MOS管M8的源极分别与MOS管M7的漏极、运放OP1的同相输入端连接；MOS管M7的源极接电源VDD；外部输入的偏置电压VB1输入至MOS管M3、M4、M18的栅极。MOS管M13的源极接电源VDD, 漏极分别与运放OP1的反相输入端、MOS管M14的源极连接。运放OP1的输出端作为MOS管M14的栅极。外部输入的偏置电压VB2输入至MOS管M9、M11的栅极；外部输入的偏置电压VB3输入至MOS管M10、M12、M16的栅极，MOS管M10、M12、M16的源极均接地。MOS管M9的源极与MOS管M10的漏极连接，MOS管M11的源极与MOS管M12的漏极共接并连接至运放OP2的同相输入端。MOS管M16的漏极与MOS管M15的源极共接并连接至运放OP2的反相输入端，运放OP2的输入端作为MOS管M15的栅极。

MOS管M15的漏极分别与MOS管M18、M20的源极共接；MOS管M14的漏极分别与MOS管M17、M19的源极共接；MOS管M17、M18的漏极共接；MOS管M19、M20的漏极共接。MOS管M17、M18的栅极共接于控制点A；MOS管M19、M20的栅极共接于控制点B。

（1）VB1、VB2和VB3为外部输入的偏置电压。

（2）VREF为外部输入的输入参考电压，等于0.5VDD。

（3）MOS管M0、M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12和电容Cc构成常用运放结构。

（4）MOS管M13和M14为灌电流管，镜像MOS管M7的电流；MOS管M15和M16为拉电流管，镜像MOS管M12的电流。

（5）运放OP1钳位MOS管M13和M7的漏端电压，确保MOS管M13和M7的电流精确相等。

（6）运放OP2钳位MOS管M12和M16的漏端电压，确保MOS管M12和M16的电流精确相等。

（7）MOS管M7、M8、M11和M12为运放同一支路的电流，MOS管M7电流和M16电流精确相等。

（8）MOS管M17、M18、M19和M20为控制开关。

（9）当需要互补电流源时，控制点A和控制点B施加相位相反的数字信号。当A点为低电平，B点为高电平时，MOS管M17和M20导通，MOS管M13、M14和M17提供灌电流，MOS管M15、M16和M20提供拉电流；当A点为高电平，B点为低电平时，MOS管M18和M19导通，MOS管M13、M14和M19提供灌电流，MOS管M15、M16和M18提供拉电流。

（10）当仅需要灌电流源时，A点和B点施加数字低电平。

（11）当仅需要拉电流源时，A点和B点施加数字高电平。

由运放OP1、MOS管M13和M14构成的电流源阻抗为：

A1×gm14×ro14×ro13 （1）

比传统的共源共栅电流源阻抗提高了A1倍。

其中，A1为运放OP1的低频增益、gm14为MOS管M14的跨导、ro14为MOS管M14的沟道阻抗、ro13为MOS管M13的沟道阻抗。同理，由运放OP2、MOS管M15和M16构成的电流源阻抗为：

A2×gm15×ro15×ro16 （2）

其中，A2为运放OP2的低频增益、gm15为MOS管M15的跨导、ro15为MOS管M15的沟道阻抗、ro16为MOS管M16的沟道阻抗。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本实用新型的保护范围。