一种具有快速启动和高PSRR的带隙基准源的制作方法

本发明涉及集成电路技术领域，特别涉及一种具有快速启动和高PSRR的带隙基准源。

背景技术：

带隙基准电压源作为电路设计中的基础模块被广泛应用于模拟、混合信号和射频系统芯片中。对应用于混合信号芯片中的带隙基准源来说，其必须在很宽的频率范围内都要具有高PSRR以抑制从高速数字模块耦合过来的噪声。带隙基准源的精度对整体芯片的性能有很大影响，因此必须具有高PSRR和低温度系数。除高PSRR和高输出电压精度外，带隙基准源还必须具有快速启动的特性，以满足片上通信系统、LDO(low dropout regulator，低压差线性稳压器)和PLL(Phase Locked Loop，锁相环)等对芯片启动时间有特殊要求的应用场合。

目前通常通过增加电流镜中MOS管沟道长度以提高带隙基准源PSRR，同时减小其本征噪声，但此法会导致带隙基准源启动时间的增加以及在高频下PSRR性能的下降；也可通过共源共栅结构以提高输出阻抗，从而增加PSRR，但会减小电路输出摆幅且不适用于低压应用场合。最后可通过在带隙基准源输出端增加滤波器以提高电路在高频下的PSRR特性，但此法极大的增加了电路启动时间。因此受限于PSRR、噪声和启动时间的折中特性，在传统带隙基准源的设计中存在许多挑战。

传统带隙基准源结构如图1所示，其基于将PTAT(与绝对温度成正比)电流和CTAT(与绝对温度成反比)电流求和后，将求和所得电流注入电阻R4后获得所需输出基准电压。最终输出基准电压VREF如式(1)所示：

在式(1)中VT是热电压；N代表三极管Q2和Q1的发射极面积比，VEB(Q1)为三级管Q1的发射极与基极的压差。

技术实现要素：

本发明的目的在于提供一种具有快速启动和高PSRR的带隙基准源，以解决目前在不增加带隙基准源启动时间或降低输出基准电压精度的情况下，无法提升带隙基准源在全频段内的噪声和PSRR特性的问题。

为解决上述技术问题，本发明提供一种具有快速启动和高PSRR的带隙基准源，包括带隙基准源主环路，用于产生基准电压VREF；所述带隙基准源主环路包括：

PMOS管MP1和MP2、三极管Q1和Q2、电阻R1～R4和运算放大器A0；其中，

所述电阻R1的一端接地，另一端接所述运算放大器A0的负输入端；所述电阻R3的一端接地，另一端接所述运算放大器A0的正输入端；所述三极管Q1和Q2的集电极和基极均接地，所述三极管Q1的发射极接所述运算放大器A0的负输入端，所述三极管Q2的发射极通过所述电阻R2接所述运算放大器A0的正输入端；所述PMOS管MP1和MP2的栅端均接所述运算放大器A0的输出端，源端均接电源VDD；所述电阻R4的一端接地，另一端接输出端口VREF；

所述具有快速启动和高PSRR的带隙基准源还包括：

前馈噪声消除模块，降低电源噪声在中频段对基准电压VREF的影响；

输出阻抗增强模块，提高基准电压VREF在低频段的PSRR特性；

高频滤波模块，提高基准电压VREF在高频段的PSRR特性。

可选的，所述前馈噪声消除模块包括电阻R5、PMOS管MP3和MP6；其中，

所述电阻R5的一端接电源VDD，另一端接所述PMOS管MP6源端；所述PMOS管MP3源端接电源VDD，栅端接所述PMOS管MP6漏端；

所述PMOS管MP2栅端与所述PMOS管MP3栅端互连，所述PMOS管MP6栅端和漏端均接在所述PMOS管MP2栅端和所述PMOS管MP3栅端之间。

可选的，所述输出阻抗增强模块包括运算放大器A1、PMOS管MP4和MP5；所述PMOS管MP4的栅端和MP5的栅端共同接所述运算放大器A1的输出端；所述PMOS管MP5的源端接所述运算放大器A1的负输入端；

所述PMOS管MP4漏端通过所述电阻R1接地，所述运算放大器A0的负输入端接在所述PMOS管MP4漏端和所述电阻R1之间；所述PMOS管MP5源端接所述PMOS管MP2漏端。

可选的，所述高频滤波模块包括NMOS管MN1和MN2、PMOS管MP7、电容C1和C2、电阻R6和R7；其中，

所述PMOS管MP7源端接电源VDD，其漏端接所述NMOS管MN1栅端；所述NMOS管MN1漏端通过所述电容C1接地，其源端通过所述电阻R6和所述电阻R4后接地；所述NMOS管MN2源端通过电阻R7接电源VDD，其漏端接地，栅端接输出端口VREF；所述PMOS管MP7栅端接在所述电阻R7和所述NMOS管MN2源端之间；所述电容C2一端接在所述PMOS管MP7栅端和所述NMOS管MN2源端之间，另一端接电源VDD。

在本发明中提供了一种具有快速启动和高PSRR的带隙基准源，包括带隙基准源主环路、前馈噪声消除模块、输出阻抗增强模块和高频滤波模块；所述带隙基准源主环路用于产生基准电压VREF；所述前馈噪声消除模块用于降低电源噪声在中频段对基准电压VREF的影响；所述输出阻抗增强模块用于提高基准电压VREF在低频段的PSRR特性；所述高频滤波模块用于提高基准电压VREF在高频段的PSRR特性。

本发明的有益效果为：

在不增加带隙基准源启动时间或降低输出基准电压精度的情况下，大幅提升了带隙基准源在全频段内的噪声和PSRR特性。输出阻抗增强模块可提高低频段PSRR特性，前馈噪声消除模块可降低电源噪声在中频段对基准电压VREF的影响，高频滤波模块可在不增加启动时间的情况下提升高频段PSRR特性。

附图说明

图1是传统带隙基准源电路结构示意图；

图2是本发明提供的具有快速启动和高PSRR的带隙基准源电路结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种具有快速启动和高PSRR的带隙基准源作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

本发明提供了一种具有快速启动和高PSRR的带隙基准源，其电路结构如图2所示。所述具有快速启动和高PSRR的带隙基准源包括带隙基准源主环路1、前馈噪声消除模块2、输出阻抗增强模块3和高频滤波模块4，具体的，所述带隙基准源主环路1用于产生基准电压VREF；所述前馈噪声消除模块2用于降低电源噪声在中频段对基准电压VREF的影响；所述输出阻抗增强模块3用于提高基准电压VREF在低频段的PSRR特性；所述高频滤波模块4用于提高基准电压VREF在高频段的PSRR特性。

具体的，所述带隙基准源主环路1包括PMOS管MP1和MP2、三极管Q1和Q2、电阻R1～R4和运算放大器A0；其中，所述电阻R1的一端接地，另一端接所述运算放大器A0的负输入端；所述电阻R3的一端接地，另一端接所述运算放大器A0的正输入端；所述三极管Q1和Q2的集电极和基极均接地，所述三极管Q1的发射极接所述运算放大器A0的负输入端，所述三极管Q2的发射极通过所述电阻R2接所述运算放大器A0的正输入端；所述PMOS管MP1和MP2的栅端均接所述运算放大器A0的输出端，源端均接电源VDD；所述电阻R4的一端接地，另一端接输出端口VREF。

请继续参阅图2，所述前馈噪声消除模块2包括电阻R5、PMOS管MP3和MP6；其中，所述电阻R5的一端接电源VDD，另一端接所述PMOS管MP6源端；所述PMOS管MP3源端接电源VDD，栅端接所述PMOS管MP6漏端；所述PMOS管MP2栅端与所述PMOS管MP3栅端互连，所述PMOS管MP6栅端和漏端均接在所述PMOS管MP2栅端和所述PMOS管MP3栅端之间。

具体的，所述输出阻抗增强模块3包括运算放大器A1、PMOS管MP4和MP5；所述PMOS管MP4的栅端和MP5的栅端共同接所述运算放大器A1的输出端；所述PMOS管MP5的源端接所述运算放大器A1的负输入端；所述PMOS管MP4漏端通过所述电阻R1接地，所述运算放大器A0的负输入端接在所述PMOS管MP4漏端和所述电阻R1之间；所述PMOS管MP5源端接所述PMOS管MP2漏端。

具体的，所述高频滤波模块4包括NMOS管MN1和MN2、PMOS管MP7、电容C1和C2、电阻R6和R7；其中，所述PMOS管MP7源端接电源VDD，其漏端接所述NMOS管MN1栅端；所述NMOS管MN1漏端通过所述电容C1接地，其源端通过所述电阻R6和所述电阻R4后接地；所述NMOS管MN2源端通过电阻R7接电源VDD，其漏端接地，栅端接输出端口VREF；所述PMOS管MP7栅端接在所述电阻R7和所述NMOS管MN2源端之间；所述电容C2一端接在所述PMOS管MP7栅端和所述NMOS管MN2源端之间，另一端接电源VDD。

本发明提供的具有快速启动和高PSRR的带隙基准源的工作原理为：

带隙基准源主环路分析：

本发明具有快速启动和高PSRR的带隙基准源中的带隙基准源主环路的工作原理与图1所示的传统带隙基准源电路工作原理相同。通过运算放大器A0对其正负输入端的钳位作用，利用电阻R2产生PTAT电流，利用电阻R3产生CTAT电流，将所得PTAT与CTAT电流求和后在电阻R4上端产生最终所需基准电压VREF，VREF表达式与式(1)相同。

前馈噪声消除模块分析(中频段)：

PMOS管MP6用于消除耦合至PMOS管MP3栅源之间的噪声信号。电阻R5用于维持运算放大器A0的增益，防止运算放大器A0增益受PMOS管MP6(以二极管形式连接)所提供低阻通路影响过大。通过增加所述前馈噪声消除模块后，在中频段电路PSRR(电源抑制比)如式(2)所示：

式(2)中，ΔVDD代表由电源VDD引入的小信号噪声源；ΔVREF代表小信号噪声源对带隙基准源输出的影响；Gm(MP3)代表PMOS管MP3跨导；rds(MP3)代表PMOS管MP3输出阻抗；β代表电源VDD引入的小信号噪声源从PMOS管MP3源端至其栅端的电压增益。由于(代表运算放大器A0的输出阻抗)，因此β≈1，式(2)中所代表增益为零，最终前馈噪声消除模块降低了电源噪声在中频段对基准电压VREF的影响。

输出阻抗增强模块分析(低频段)：

为提高电路PSRR特性需增加MP1、MP2和MP3输出阻抗，以减弱沟道长度调制效应对基准输出的影响。运算放大器A1、MP4和MP5通过反馈确保电流镜漏源之间压差为恒定值，从而增强了电流镜输出阻抗。通过增加输出阻抗增强模块后，电路输出阻抗ROUT如式(3)所示：

ROUT＝(rds(MP3)//R4)(1+Av(A1)) (3)

式(3)中Av(A1)代表运算放大器A1的增益；rds(MP3)代表PMOS管MP3输出阻抗。

此时低频下电路PSRR(电源抑制比)如式(4)所示：

式(4)中PSRRA1代表运算放大器A1的PSRR；Gm(MP3)代表PMOS管MP3跨导；rds(MP3)代表PMOS管MP3输出阻抗；从式(4)可看出，输出阻抗增强模块使基准电压VREF在低频段的PSRR提高了1+Av(A1)倍。

高频滤波模块分析(高频段)：

当基准电压未建立时，MN2未开启，所以MN1被关断，电容C1未连接到输出端口VREF，基准启动时间不受电容C1影响，可满足快速启动特性。

当基准电压建立后，MN2开启，MP7管栅端电压被MN2下拉，通过MP7作用MN1被开启，电容C1被接入到输出端口。最终在高频端电容C1对输出端口VREF进行滤波，提高了在高频段的PSRR特性。

综上所述，本发明在不增加带隙基准源启动时间或降低输出基准电压精度的情况下，大幅提升了带隙基准源在全频段内的噪声和PSRR特性。输出阻抗增强模块可提高低频段PSRR特性，前馈噪声消除模块可降低电源噪声在中频段对基准电压VREF的影响，高频滤波模块可在不增加启动时间的情况下提升高频段PSRR特性。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。