一种低压差线性稳压器及电子设备的制作方法

本申请涉及电路设计技术领域，更具体地说，涉及一种低压差线性稳压器及电子设备。

背景技术：

低压差线性稳压器(low-dropoutregulator，ldo)是一种线性稳压器(linearregulator)，可以在一定的输入电压和负载变化范围内，保证稳定的电压输出。由于其输入电压和输出电压之间可以由较低的压差，因此被称为低压差线性稳压器。

参考图1，图1为现有的低压差线性稳压器的一种可行的电路结构示意图，该低压差线性稳压器包括误差放大器ea、p型mos管mp和反馈网络，反馈网络由第一电阻r1和第二电阻r2构成，具体连接关系参考图1。在该低压差线性稳压器中，误差放大器ea的两个信号输入端分别接入参考电压vref和反馈电压，由图1可知，反馈电压与输出电压vo成正比，误差放大器ea根据参考电压和反馈电压的差值确定向p型mos管mp的栅极输出的电压信号，p型mos管mp作为功率输出管根据误差放大器ea的输出的电压信号以及电源电压确定输出电压。在正常情况下，输出电压vo＝(1+r1/r2)×vref，该低压差线性稳压器的压差(dropout)为p型mos管mp的漏源电压vds，mp，即vo＝vdda-vds，mp，其中，vdda表示电源电压。

由低压差线性稳压器的工作原理可知，现有技术中典型的低压差线性稳压器的输出电压比电源电压低一个晶体管的漏源电压，但是在某些应用场景下，会需要利用低压差线性稳压器获得一个高于电源电压的输出电压，而现有技术中的低压差线性稳压器无法实现该目的。

技术实现要素：

为解决上述技术问题，本申请提供了一种低压差线性稳压器及电子设备，以实现利用低压差线性稳压器获得高于电源电压的输出电压的目的。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种低压差线性稳压器，包括：输入级、中间级和输出级；其中，

所述输入级用于接收电源电压、参考电压和所述输出级的反馈电压，所述反馈电压与所述输出级的输出电压成正比，和用于根据所述电源电压确定所述中间级和输出级的输入电压，并根据所述参考电压和所述反馈电压的差值，确定稳定电压向所述中间级传输；

所述中间级用于在所述输入电压的驱动下处于工作状态，并在处于工作状态时将所述稳定电压转换为电流变化信号，并将所述电流变化信号转换为电压变化信号施加于所述输出级的第一晶体管的栅极，以使所述输出级在所述输入电压的驱动下，根据所述电压变化信号确定输出电压，并根据所述输出电压确定所述反馈电压；

所述输入电压大于所述电源电压与所述第一晶体管的漏源电压的和。

可选的，所述输入级包括：电荷泵和误差放大器；其中，

所述电荷泵的输入端与所述误差放大器的电压输入端连接，用于接收所述电源电压，所述电荷泵用于根据所述电源电压获取所述输入电压并通过所述电荷泵的输出端输出；

所述误差放大器的第一信号输入端用于接收所述参考电压，所述误差放大器的第二信号输入端用于接收所述反馈电压，所述误差放大器用于根据所述参考电压与所述反馈电压的差值，确定所述稳定电压。

可选的，所述中间级包括：第二晶体管和第三晶体管；其中，所述第二晶体管和第一晶体管均为p型晶体管，所述第三晶体管为n型晶体管；

所述第二晶体管的源极作为所述中间级的第一输入端，用于接收所述输入电压；所述第二晶体管的栅极同时与所述第二晶体管的漏极、第三晶体管的漏极以及所述第一晶体管的栅极电连接；

所述第三晶体管的栅极作为所述中间级的第二输入端，用于接收所述稳定电压，所述第三晶体管的源极接地。

可选的，所述中间级还包括：

位于所述第二晶体管的栅极和漏极的连接节点与所述第三晶体管的漏极之间的钳位单元；

所述钳位单元用于将所述第二晶体管的栅极和漏极的连接节点的电位限制在电源电压以下，以保护所述第二晶体管。

可选的，所述钳位单元为第四晶体管，所述第四晶体管为n型晶体管；

所述第四晶体管的栅极用于接收所述电源电压，所述第四晶体管的漏极与所述第二晶体管的栅极和所述第二晶体管的漏极均电连接；所述第四晶体管的源极与所述第三晶体管的漏极电连接。

可选的，所述中间级还包括：

位于所述第二晶体管的栅极和漏极的连接节点与所述第四晶体管的漏极之间的限流单元；

所述限流单元，用于限制所述第二晶体管的源漏电流小于预设阈值，以保证所述低压差线性稳压器的正常启动。

可选的，所述中间级还包括：

一端与所述第二晶体管的漏极电连接，另一端与所述第二晶体管的栅极以及所述第四晶体管的漏极均电连接的限流单元；

所述限流单元，用于限制所述第二晶体管的源漏电流小于预设阈值，以保证所述低压差线性稳压器的正常启动。

可选的，所述中间级还包括：

一端用于接收所述输入电压，另一端与所述第二晶体管的源极电连接的限流单元；

所述限流单元，用于限制所述第二晶体管的源漏电流小于预设阈值，以保证所述低压差线性稳压器的正常启动。

可选的，所述限流单元为第一电阻或第一二极管。

一种电子设备，包括：如上述任一项所述的低压差线性稳压器。

从上述技术方案可以看出，本申请实施例提供了一种低压差线性稳压器及电子设备，其中，所述低压差线性稳压器由输入级、中间级和输出级构成，所述输入级对电源电压进行处理，以获得大于电源电压与输出级的第一晶体管的漏源电压之和的输入电压；所述中间级在所述输入电压的驱动下将输入级输出的稳定电压转换为电流变化信号，并将电流变化信号转换为施加于第一晶体管的栅极的电压变化信号，使得所述输出级在所述输入电压的驱动下根据所述电压变化信号确定输出电压，由于所述输出电压等于驱动所述输出级的输入电压与第一晶体管的漏源电压的差值，而输入电压又大于所述电源电压与所述第一晶体管的漏源电压的和，从而实现利用所述低压差线性稳压器获得高于电源电压的输出电压的目的。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中的低压差线性稳压器的电路结构示意图；

图2为本申请的一个实施例提供的一种低压差线性稳压器的框架结构示意图；

图3为本申请的一个实施例提供的一种低压差线性稳压器的电路结构示意图；

图4为本申请的另一个实施例提供的一种低压差线性稳压器的电路结构示意图；

图5为本申请的又一个实施例提供的一种低压差线性稳压器的电路结构示意图；

图6为本申请的再一个实施例提供的一种低压差线性稳压器的电路结构示意图；

图7为本申请的一个可选实施例提供的一种低压差线性稳压器的电路结构示意图；

图8为本申请的一个实施例提供的图5所示的低压差线性稳压器与图6或图7所示的低压差线性稳压器的电流示意图。

具体实施方式

正如背景技术所述，现有技术中的低压差线性稳压器的输出电压比电源电压低一个晶体管的漏源电压，并且参考图1，为了保证p型mos管的工作电压不超过其规定的耐压，因此为了保证可靠性，低压差线性稳压器选择的电源电压不高于p型mos管规定的耐压，这也是限制低压差线性稳压器获取较高的输出电压的一个问题。

有鉴于此，本申请实施例提供了一种低压差线性稳压器，包括：输入级、中间级和输出级；其中，

所述输入级用于接收电源电压、参考电压和所述输出级的反馈电压，所述反馈电压与所述输出级的输出电压成正比，和用于根据所述电源电压确定所述中间级和输出级的输入电压，并根据所述参考电压和所述反馈电压的差值，确定稳定电压向所述中间级传输；

所述中间级用于在所述输入电压的驱动下处于工作状态，并在处于工作状态时将所述稳定电压转换为电流变化信号，并将所述电流变化信号转换为电压变化信号施加于所述输出级的第一晶体管的栅极，以使所述输出级在所述输入电压的驱动下，根据所述电压变化信号确定输出电压，并根据所述输出电压确定所述反馈电压；

所述输入电压大于所述电源电压与所述第一晶体管的漏源电压的和。

在本实施例中，所述低压差线性稳压器由输入级、中间级和输出级构成，所述输入级对电源电压进行处理，以获得大于电源电压与输出级的第一晶体管的漏源电压之和的输入电压；所述中间级在所述输入电压的驱动下将输入级输出的稳定电压转换为电流变化信号，并将电流变化信号转换为施加于第一晶体管的栅极的电压变化信号，使得所述输出级在所述输入电压的驱动下根据所述电压变化信号确定输出电压，由于所述输出电压等于驱动所述输出级的输入电压与第一晶体管的漏源电压的差值，而输入电压又大于所述电源电压与所述第一晶体管的漏源电压的和，从而实现利用所述低压差线性稳压器获得高于电源电压的输出电压的目的。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供了一种低压差线性稳压器，如图2所示，包括：输入级10、中间级20和输出级30；其中，

所述输入级10用于接收电源电压、参考电压和所述输出级30的反馈电压，所述反馈电压与所述输出级30的输出电压成正比，和用于根据所述电源电压确定所述中间级20和输出级30的输入电压，并根据所述参考电压和所述反馈电压的差值，确定稳定电压向所述中间级20传输；

所述中间级20用于在所述输入电压的驱动下处于工作状态，并在处于工作状态时将所述稳定电压转换为电流变化信号，并将所述电流变化信号转换为电压变化信号施加于所述输出级30的第一晶体管q1的栅极，以使所述输出级30在所述输入电压的驱动下，根据所述电压变化信号确定输出电压，并根据所述输出电压确定所述反馈电压；

所述输入电压大于所述电源电压与所述第一晶体管q1的漏源电压的和。

在图2中，vdda表示所述电源电压，vref表示所述参考电压，vo表示所述输出电压。

在本实施例中，所述低压差线性稳压器由输入级10、中间级20和输出级30构成，所述输入级10对电源电压进行处理，以获得大于电源电压与输出级30的第一晶体管q1的漏源电压之和的输入电压；所述中间级20在所述输入电压的驱动下将输入级10输出的稳定电压转换为电流变化信号，并将电流变化信号转换为施加于第一晶体管q1的栅极的电压变化信号，使得所述输出级30在所述输入电压的驱动下根据所述电压变化信号确定输出电压，由于所述输出电压等于驱动所述输出级30的输入电压与第一晶体管q1的漏源电压的差值，而输入电压又大于所述电源电压与所述第一晶体管q1的漏源电压的和，从而实现利用所述低压差线性稳压器获得高于电源电压的输出电压的目的。

参考图3，图3中示出了一种可行的输出级30的构成，包括第一晶体管q1和反馈网络，该反馈网络包括串接的第二电阻r2和第三电阻r3，第一晶体管q1为p型的mos管(metal-oxide-semiconductorfield-effecttransistor，mosfet)作为输出级30的功率输出管。所述第一晶体管q1的栅极用于接收所述中间级20确定的电压变化信号，所述第一晶体管q1的源极用于接收所述输入电压，所述第一晶体管q1的漏极作为输出端进行输出电压的输出。所述第二电阻r2和第三电阻r3的一端用于接收所述输出电压，另一端用于接地，所述第二电阻r2和第三电阻r3的连接节点用于输出反馈电压，在图3中，所述反馈电压＝输出电压×r3/(r2+r3)。

在上述实施例的基础上，在本申请的一个实施例中，仍然参考图3，所述输入级10包括：电荷泵11(chargepump，cp)和误差放大器ea(erroramplifier，ea)；其中，

所述电荷泵11的输入端与所述误差放大器ea的电压输入端连接，用于接收所述电源电压，所述电荷泵11用于根据所述电源电压获取所述输入电压并通过所述电荷泵11的输出端输出；

所述误差放大器ea的第一信号输入端用于接收所述参考电压，所述误差放大器ea的第二信号输入端用于接收所述反馈电压，所述误差放大器ea用于根据所述参考电压与所述反馈电压的差值，确定所述稳定电压。

在图3所示的实施例中，由电荷泵11产生高于电源电压的输入电压，作为中间级20和输出级30的高于电源电压的输入电压。为了保证可靠性，低压差线性稳压器中各个器件的实际工作电压不应超过电源电压，而输入电压高于电源电压，因此需要在输入级10和输出级30之间设置一个中间级20，该中间级20的输入接输入级10的输出，将输入级10输出的稳定电压变化为中间级20的电流变化，中间级20又将电流变化信号转换为电压变化信号输出到输出级30。

图3中还示出了一种可行的中间级20的构成，包括：第二晶体管q2和第三晶体管q3；其中，所述第二晶体管q2和第一晶体管q1均为p型晶体管，所述第三晶体管q3为n型晶体管；

所述第二晶体管q2的源极作为所述中间级20的第一输入端，用于接收所述输入电压；所述第二晶体管q2的栅极同时与所述第二晶体管q2的漏极、第三晶体管q3的漏极以及所述第一晶体管q1的栅极电连接；

所述第三晶体管q3的栅极作为所述中间级20的第二输入端，用于接收所述稳定电压，所述第三晶体管q3的源极接地。

第三晶体管q3将误差放大器ea输出的稳定电压转换为第三晶体管q3的沟道电流的变化(即电流变化信号)，第三晶体管q3的沟道电流流过第二晶体管q2的沟道，将电流变化信号转换为第二晶体管q2的栅极电压的变化(即电压变化信号)，第二晶体管q2的栅极与所述第一晶体管q1的栅极连接，通过第一晶体管q1的栅极的电压变化稳定输出电压，最终获得的输出电压vo＝(1+r2/r3)×vref，由于第一晶体管q1的源极电压为工作电压，则vo＝vpump-vds，q1，其中，vo表示所述输出电压，vpump表示所述工作电压，vds，q1表示所述第一晶体管q1的漏源电压。在所述工作电压大于所述电源电压与所述第一晶体管q1的漏源电压之和的情况下，所述低压差线性稳压器获得的输出电压大于所述电源电源。

对于低压差线性稳压器的耐压问题，由于第二晶体管q2的栅极和漏极短接，因此，第二晶体管q2的栅源电压的绝对值等于漏源电压的绝对值等于第二晶体管q2的阈值电压与第二晶体管q2的过驱动电压之和，即|vgs,q2|＝|vds,q2|＝vthp(第二晶体管q2的阈值电压)+vod,mp1，该电压值小于电源电压，因此第二晶体管q2无耐压问题(以某电源电压为3.3v的工艺为例，晶体管的阈值电压约为0.7v左右，过驱动电压设计为0.2v左右)。

对于第一晶体管q1，第一晶体管q1的栅源电压的绝对值|vgs,q1|＝第二晶体管q2的栅源电压的绝对值|vgs,q2|，第二晶体管q2的漏源电压的绝对值|vds,q2|为低压差线性稳压器的dropout(压差)电压，通常小于0.5v，第一晶体管q1的栅漏电压的绝对值|vgd,q1|＝第一晶体管q1的栅源电压和源漏电压之和的绝对值|vgs,q1+vsd,q1|，由于vgs,q2为负值，|vsd,q1|为正值，因此|vgd,q1|小于|vgs,q1|。由此可见，第一晶体管q1任意两端的压差均小于电源电压，同样无耐压问题。

在图3中，节点n2的电压vn2＝输入电压vpump-第二晶体管q2的栅源电压|vgs,q2|，若输入电压较高，则vn2可能超过电源电压vdda，为了避免这一问题，参考图4，所述中间级20还包括：

位于所述第二晶体管q2的栅极和漏极的连接节点与所述第三晶体管q3的漏极之间的钳位单元；

所述钳位单元用于将所述第二晶体管q2的栅极和漏极的连接节点的电位限制在电源电压以下，以保护所述第二晶体管q2。

在图4中，所述钳位单元为第四晶体管q4，所述第四晶体管q4为n型晶体管；

所述第四晶体管q4的栅极用于接收所述电源电压，所述第四晶体管q4的漏极与所述第二晶体管q2的栅极和所述第二晶体管q2的漏极均电连接；所述第四晶体管q4的源极与所述第三晶体管q3的漏极电连接。

图4中，节点n1点的电压vn1＝电源电压vdda-第四晶体管q4的栅源电压vgs,q4＝电源电压vdda-n型晶体管的阈值电压vthn-第四晶体管q4的过驱动电压vod,q4，该电压值小于电源电压vdda，因此第三晶体管q3无耐压问题。第四晶体管q4的漏源电压vds,q4＝vn2-vn1＝输入电压vpump-第二晶体管q2的栅源电压|vgs,q2|-电源电压vdda+第四晶体管q4vgs,q4，vn2表示节点n2点的电压，由于第二晶体管q2的栅源电压的绝对值|vgs,q2|与第四晶体管q4的栅源电压vgs,q4相当，因此第四晶体管q4的漏源电压vds,q4＝输入电压vpump-电源电压vdda，在输入电压vpump小于2vdda时，第四晶体管q4的漏源电压vds,q4小于电源电压vdda，无耐压问题。

因此，在图4所示的电路结构中，在当输入电压vpump小于2vdda时，所有的器件均无耐压问题。

当输入电压需要大于2vdda时，只需更改所述钳位单元的构成即可。

在图4所示的电路结构中，中间级20和输出级30的电流均由电荷泵11提供，由电荷泵11的工作原理可知，维持输出电压和提供负载电流是一对矛盾：对于给定的电荷泵11，提供的负载电流越大，能够维持的输出电压越低，而维持的输出电压越高，能够提供的负载电流越小。对于图4所示的电路结构，在启动过程中，vo从0开始随着输入电压上升，此时反馈电压接近于0，误差放大器ea输出高电平，n1节点被拉到接近地电平，此时流过中间级20的电流由第二晶体管q2的栅源电压决定，该电流近似与功输入电压的平方成正比。也就是说，随着输入电压的升高，电荷泵11向外输出的电流急剧增大，如果该电流大于电荷泵11能够提供的最大电流，就会导致输入电压不再升高，而如果输入电压达不到中间级20和输出级30正常工作时所需要的电压值，那么整个低压差线性稳压器就会启动失败，不能正常工作。

为了避免低压差线性稳压器可能会启动失败的问题，参考图5，所述中间级20还包括：

位于所述第二晶体管q2的栅极和漏极的连接节点与所述第四晶体管q4的漏极之间的限流单元21；

所述限流单元21，用于限制所述第二晶体管q2的源漏电流小于预设阈值，以保证所述低压差线性稳压器的正常启动。

在图5中，所述限流单元21以第一电阻r1为例进行说明。有了第一电阻r1的存在，启动时第二晶体管q2的栅源电压近似等于vpump-i×r1，其中i是流过中间级20的电流，r1为第一电阻r1的阻值。不难看出，随着工作电压的升高，电流也在升高，但是电流的升高反过来导致第二晶体管q2的栅源电压的减小，从而抑制了电流的进一步升高，从而实现了限流的目的。通过选取合适的第一电阻r1的阻值，可以将启动电流控制在电荷泵11的负载能力之下，从而保证了整个电路的正常启动。

可选的，所述限流单元21还可以为第一晶体管q1等其他限流结构。本申请对此并不做限定，具体视实际情况而定。

但是对于图5所示的电路结构，由于第一晶体管q1和第二晶体管q2构成了电流镜，流过中间级20的电流随着负载电流的增加而线性增加。一方面，随着负载电流的增大，中间级20电流随之增大，整个电路的功耗不断升高，低压差线性稳压器的整体效率不断下降；另一方向，随着中间级20电流的增大，第一电阻r1的压降增加，最终会导致第三晶体管q3进入线性区，使得环路增益下降，低压差线性稳压器脱离正确的工作区间。

为了解决这一问题，参考图6和图7，所述中间级20还包括：

一端与所述第二晶体管q2的漏极电连接，另一端与所述第二晶体管q2的栅极以及所述第四晶体管q4的漏极均电连接的限流单元21；

所述限流单元21，用于限制所述第二晶体管q2的源漏电流小于预设阈值，以保证所述低压差线性稳压器的正常启动。

所述中间级20还包括：

一端用于接收所述输入电压，另一端与所述第二晶体管q2的源极电连接的限流单元21；

所述限流单元21，用于限制所述第二晶体管q2的源漏电流小于预设阈值，以保证所述低压差线性稳压器的正常启动。

在图6和图7中，所述限流单元21分别位于所述第二晶体管q2的源极和漏极附近，这样就可以破坏第一晶体管q1和第二晶体管q2的电流镜关系，阻止第二晶体管q2的电流随负载电流的增大而线性增加。同样的，在图6和图7中，均以限流单元21为第一电阻r1为例进行说明，对于图6所示的电路结构，第一电阻r1接在第二晶体管q2的漏极，在电流很小时，第一电阻r1两端的压降较小，第二晶体管q2工作在饱和区，第二晶体管q2的电流随着负载电流线性增加；当电流增大时，第一电阻r1两端的分压增大，导致第二晶体管q2进入线性区，第二晶体管q2的电流不再随负载电流线性增加。对于图7所示的电路结构，第一晶体管q1接入第二晶体管q2的源极，当中间级20电流流过第一电阻r1产生压降时，第二晶体管q2的栅源电压小于第一晶体管q1的栅源电压，随着电流越大，两个晶体管的栅源电压的差距越大，中间级20的电流不再跟随负载电流线性变化。

参考图8，图8示出了图5所示的低压差线性稳压器和图6、7所示的低压差线性稳压器的电流变化示意图，在图8中，l1表示图5所示的低压差线性稳压器的中间级电流与负载电流的变化示意图，l2表示图6和图7所示的低压差线性稳压器的中间级电流与负载电流的变化示意图，图8中，横坐标表示负载电流，纵坐标表示中间级电流。从图8中可以看出，图6和图7所示的低压差线性稳压器的功耗明显降低。

相应的，本申请实施例还提供了一种电子设备，包括如上述任一实施例所述的低压差线性稳压器。

综上所述，本申请实施例提供了一种低压差线性稳压器及电子设备，其中，所述低压差线性稳压器由输入级、中间级和输出级构成，所述输入级对电源电压进行处理，以获得大于电源电压与输出级的第一晶体管的漏源电压之和的输入电压；所述中间级在所述输入电压的驱动下将输入级输出的稳定电压转换为电流变化信号，并将电流变化信号转换为施加于第一晶体管的栅极的电压变化信号，使得所述输出级在所述输入电压的驱动下根据所述电压变化信号确定输出电压，由于所述输出电压等于驱动所述输出级的输入电压与第一晶体管的漏源电压的差值，而输入电压又大于所述电源电压与所述第一晶体管的漏源电压的和，从而实现利用所述低压差线性稳压器获得高于电源电压的输出电压的目的。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。