电容倍增电路和线性稳压器的制作方法
本申请涉及集成电路技术领域，具体涉及一种电容倍增电路和线性稳压器。
背景技术：
线性稳压器(ldo,lowdropoutregulator)在很多领域都被广泛使用，具有输出纹波小等优点。目前线性稳压器可分capfree型ldo以及capless型ldo，capfree型ldo需要通过外加片外大电容进行稳压，典型的电容量级在uf级别。而capless型ldo不需要通过外加电容，具有集成性，但是考虑到输出电压过冲或者下冲带来的瞬态尖峰影响，一般在芯片内部会内置稳压电容，典型的内置电容量级在几十皮法(pf)到几百皮法(pf)，甚至纳法(nf)。但是由于电容面积较大，内置较大的电容，会导致芯片面积增大，成本增加。
采用电容倍增技术能够提高等效电容，但是目前在capless型ldo内采用的电容倍增电路中会出现ldo输出过冲和下冲的问题。
因此，如何解决ldo输出过冲和下冲问题是目前亟待解决的问题。
技术实现要素：
鉴于此，本申请提供一种电容倍增电路和一种线性稳压器，以解决ldo输出过冲和下冲的问题。
本申请提供的一种电容倍增电路，包括：等效电容模块，包括片上电容，所述等效电容模块用于向稳压节点提供等效电容，所述等效电容的电容值为所述片上电容的电容值的数倍；负反馈模块，所述负反馈模块的连接至所述等效电容模块和所述稳压节点，用于在所述稳压节点的电压发生过冲或下冲时，向所述稳压节点反馈补偿电流，所述补偿电流与所述稳压节点与所述稳压节点处产生的瞬态电流的大小相同，方向相反。
可选的，所述等效电容模块采用电流模式电容倍增模式。
可选的，所述等效电容模块还包括第一晶体管、第二晶体管以及偏置电流源；所述第二晶体管的漏极连接至所述稳压节点，源极接地，所述片上电容连接在所述第二晶体管的漏极和栅极之间；所述第一晶体管的源极接地，栅极和漏极均连接至所述第二晶体管的栅极；所述偏置电流源的输出端连接至所述第一晶体管的漏极。
可选的，所述负反馈模块包括：第一镜像单元、第二镜像单元和第三镜像单元以及第三晶体管；所述第三晶体管与所述第一晶体管镜像连接，用于采样流过所述第一晶体管的电流；所述第一镜像单元包括镜像连接的第九晶体管和第八晶体管，所述第八晶体管的源极连接至输入电压端，漏极连接至所述偏置电流源，所述第八晶体管的源极连接至输入电压端，漏极连接至所述第三晶体管的漏极；所述第二镜像单元包括镜像连接的第四晶体管和第五晶体管，所述第四晶体管和第五晶体管的源极接地，第四晶体管的漏极连接至所述第三晶体管的漏极；所述第三镜像单元包括：镜像连接的第六晶体管和第七晶体管，所述第六晶体管和第七晶体管的源极连接至输入电压端，所述第六晶体管的漏极连接至所述第五晶体管的漏极，所述第七晶体管的漏极连接至所述稳压节点。
可选的，所述第二晶体管和所述第一晶体管的尺寸比例为k:1。
可选的，所述第三晶体管与所述第一晶体管的尺寸比例为k:1；所述第二镜像单元、第三镜像单元内的镜像晶体管的电流镜像比例为1:1。
本发明的技术方案还提供一种线性稳压器，包括：上述任一项所述的电容倍增电路；线性稳压模块，所述线性稳压模块的输出端连接至所述稳压节点。
可选的，所述线性稳压模块包括：误差放大单元、采样单元、调整晶体管；所述调整晶体管的源极和漏极串联于所述稳压节点与所述输入电压端之间，所述调整晶体管的漏极连接至所述稳压节点；所述采样单元连接至所述稳压节点，用于向所述误差放大单元输出所述稳压节点的采样电压；所述误差放大单元用于将所述采样电压与参考电压进行误差放大，并输出误差放大信号至所述调整晶体管的栅极。
可选的，所述调整晶体管的栅极与源极之间连接有第一电容，所述稳压节点与所述采样单元的采样电压输出端之间连接有第二电容，所述稳压节点与所述误差放大单元之间连接有弥勒补偿单元。
可选的，还包括：内置稳压电容，连接于所述稳压节点与地端之间。
本发明的电容倍增电路，通过有效电容模块提供电流模式的等效倍增电容，等效电容稳定性高，且结构简单易于集成；并且，通过所述负反馈模块反馈补偿电流，能够有效抑制过冲以及下冲对稳压节点带来的瞬态尖峰影响。
进一步的，所述负反馈模块通过晶体管构成电路，占用芯片面积较小，易于集成，有利于缩小芯片面积，降低成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例的电容倍增电路的结构示意图；
图2是本申请一实施例的电容倍增电路的结构示意图；
图3是本申请一实施例的线性稳压器的结构示意图。
具体实施方式
如背景技术中所述，现有技术中的电容倍增电路结构都较为复杂，不易集成。
现有技术中通常采用的电容倍增电路结构包括电压模式的电容倍增电路和电流模式的电容倍增电路。电压模式的电容倍增电路的具有开环运放，虽然增益较高，但是线性度较差，且实际增益受到工艺、温度的波动影响较大，使得倍增后的等效电容波动往往较大，应用于ldo时，稳定性较差，且结构较为复杂；而现有的电流模式的电容倍增电路，虽然与电压模式的电容倍增电路相比，结构相对简单，但是却无法解决ldo的输出的电压由于负载动态变化而产生的电压过冲和下冲问题。
发明人提出一种新的电容倍增电路，结构较为简单，易于集成，在不增加较大芯片面积的情况下，降低动态负载的影响。
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
请参考图1，为本发明一实施例的电容倍增电路100的结构示意图。
该实施例中，所述电容倍增电路包括：等效电容模块110和负反馈模块120。
所述等效电容模块110包括片上电容，所述等效电容模块110用于向稳压节点avdd提供等效电容，所述等效电容的电容值为所述片上电容的电容值的数倍。所述稳压节点avdd用于连接负载，向负载提供工作电压。
所述等效电容模块110采用电流模式的电容倍增技术，结构较为简单，通过电流调整，能够方便的进行等效电容的调整。本领域技术人员可以根据需要，选择合适的电流模式的电容倍增结构作为所述等效电容模块110的电路结构，在此不作限制。
所述负反馈模块120的一端连接至所述等效电容模块110，另一端连接至所述稳压节点avdd，用于在所述稳压节点avdd的电压发生过冲或下冲时，向所述稳压节点avdd反馈补偿电流-i，所述补偿电流与所述稳压节点avdd处产生的瞬态电流i大小相同，方向相反。所述瞬态电流i通常是由于负载动态变化时所述稳压节点avdd处的电压发生过冲或下冲而在原本的输出电流基础上产生的瞬时的波动电流。具体的，所述负反馈模块120连接至所述等效电容模块110，用于在所述稳压节点avdd的电压发生过冲或下冲时根据所述等效电容模块110内的瞬态电流，产生相应的补偿电流，以消除所述稳压节点avdd处的电流波动。
上述实施例中，所述有效电容模块110提供电流模式的等效倍增电容，等效电容极为稳定，且结构简单易于集成；并且，通过所述负反馈模块120反馈补偿电流，能够有效抑制过冲以及下冲带来的瞬态尖峰影响。
请参考图2，为本发明一实施例的电容倍增电路的结构示意图。
该实施例中，所述等效电容模块110，包括片上电容c1，第一晶体管m1、第二晶体管m2以及偏置电流源ib；所述第二晶体管m2的漏极连接至所述稳压节点avdd，源极接地，所述片上电容c1连接在所述第二晶体管m2的漏极和栅极之间；所述第一晶体管m1的源极接地，栅极和漏极均连接至所述第二晶体管m2的栅极；所述偏置电流源ib的输出端连接至所述第一晶体管m1的漏极。其中，所述第一晶体管m1和所述第二晶体管m2为nmos管。
所述负反馈模块120包括：第一镜像单元121、第二镜像单元122和第三镜像单元123以及第三晶体管m3。
所述第三晶体管m3与所述第一晶体管m1镜像连接，用于采样流经所述第一晶体管m1的电流。具体的，所述第三晶体管为nmos管，栅极连接至所述第一晶体管m1的栅极，源极接地。
所述第一镜像单元121包括镜像连接的第九晶体管m9和第八晶体管m8，所述第八晶体管m8的源极连接至输入电压avcc端，漏极连接至所述偏置电流源ib，所述第八晶体管m8的源极连接至输入电压avcc端，漏极连接至所述第三晶体管m3的漏极。具体的，所述第九晶体管m9和第八晶体管m8均为pmos管，且所述第九晶体管m9和第八晶体管m8的栅极连接，由于所述偏置电流源ib的电流稳定，使得流经第九晶体管m9的电流为ib，并镜像至第九晶体管m9，使得所述第九晶体管m9流经稳定的镜像电流ia，ib和ia用于为电路提供直流偏置。
所述第二镜像单元122包括镜像连接的第四晶体管m4和第五晶体管m5，所述第四晶体管m4和第五晶体管m5的源极接地，第四晶体管m4的漏极连接至所述第三晶体管m3的漏极，且所述第四晶体管m4的栅极和漏极连接，且m4的栅极连接至m5的栅极。其中，m4和m5均为nmos管。镜像电流ia分流至m3和m4，流过m4的电流镜像给m5。
所述第三镜像单元123包括：镜像连接的第六晶体管m6和第七晶体管m7，所述第六晶体管m6和第七晶体管m7的源极连接至输入电压端avcc，所述第六晶体管m6的漏极连接至所述第五晶体管m5的漏极，所述第七晶体管m7的漏极连接至所述稳压节点avdd。其中，m6和m7均为pmos管，m6的栅极和漏极连接，且m7的栅极连接至m6的栅极。流经m6的电流与流经m5的电流相同，并镜像给m7，由m7输出至所述稳压节点avdd。
该实施例中，所述等效电容模块121内的第二晶体管m2的尺寸为第一晶体管m1的k倍。具体的，所述尺寸为晶体管的导电沟道的宽长比，即第二晶体管m2的宽长比为第一晶体管m1的宽长比的k倍，由于m1和m2的栅极和源极均连接在一起，且m1和m2位于同一芯片内，采用相同的工艺形成，具有相同的阈值电压和本征导电因子，因此，第二晶体管m2与第一晶体管m1的电流比例为两者的长宽比的比例，即m2内流经电流为m1内电流的k倍。
所述电容倍增电路的等效电容计算如下：
当稳压节点avdd的电压发生波动，使得片上电容c1发生充放电过程，产生流经第一晶体管m1的瞬态电流ic，此时，第二晶体管m2流经瞬态电流k*ic。
稳压节点avdd流经的瞬态电流为：
i＝ic*(1+k)
从稳压节点avdd端看到的节点电容：
其中，
所述稳压节点avdd用于向负载输出工作电压，在负载发生变化的情况下，所述稳压节点avdd会发生电压过冲或下冲。
由于负载变化，造成稳压节点avdd电压发生过冲时，假设过冲幅度为△v，则在第二晶体管m2上产生的瞬态电流为：
第三晶体管m3与第一晶体管m1镜像连接，流经m3的瞬态电流与流经m1的瞬态电流成比例。该实施例中，m3与m1的尺寸比例为k：1，m3上产生的瞬态电流im3＝k*im1。
由于m4和m3均连接至m8的漏极，流经m8的电流稳定，为ia，因此，会在m4上增加一个与m3内瞬态电流反相的瞬态电流im4，以维持ia的稳定。因此，im4＝-im3＝-k*im1。
通过所述第二镜像单元122、第三镜像单元123，将im4镜像至m7,向稳压节点avdd输出补偿电流。该实施例中，所述第二镜像单元122和所述第三镜像单元123的镜像比例均为1:1，即m4与m5尺寸相同，m6与m7尺寸相同，最终流经m7的瞬态电流im7＝-k*im1。
在所述稳压节点avdd端引起的瞬态电流为：
iavdd＝im2+im7＝k*im1-k*im1＝0
所以，在avdd端，瞬态电流不会存在波动。
在其他具体实施中，还可以通过调整所述负反馈模块120内的各镜像单元内的晶体管之间的镜像比例，调整补偿电流，以减少或消除瞬态电流。例如，m3的尺寸为m1尺寸比例为f：1，m4与m5的尺寸比例为1:1，m7与m5的尺寸比例为k/f：1。
同理，当avdd端的电压发生下冲时，也不会在avdd端带来瞬态电流的波动。
上述实施例的电容倍增电路通过等效电容模块，提供倍增的等效电容，并且通过负反馈模块补偿稳压节点由于负载动态变化造成的瞬态电流导致的电流波动，解决动态负载变化时候带来的输出过冲及下冲问题，负反馈模块内通过晶体管构成电路，占用芯片面积较小，易于集成，有利于缩小芯片面积，降低成本。
本发明的实施例还提供一种具有上述电容倍增电路的线性稳压器。
请参考图3，为本发明一实施例的线性稳压器的结构示意图。
该实施例中，所述线性稳压器包括电容倍增电路100以及线性稳压模块300。
所述电容倍增电路100如前述实施例中所述，在此不再赘述。
所述线性稳压模块300，的输出端连接至所述稳压节点avdd。所述线性稳压模块300包括：误差放大单元amp、采样单元、调整晶体管m0。
该实施例中，所述调整晶体管m0为pmos晶体管，所述调整晶体管m0的源极和漏极串联于所述稳压节点avdd与所述输入电压端avcc之间，所述调整晶体管m0的漏极连接至所述稳压节点avdd。在其他实施例中，所述调整晶体管m0还可以为nmos晶体管，此时，所述调整晶体管m0的漏极连接至所述稳压节点avdd，源极接地。
所述采样单元连接至所述稳压节点avdd，用于向所述误差放大单元amp输出所述稳压节点avdd的采样电压。该实施例中，所述采样单元为一分压电路，包括串联于所述稳压节点avdd与地端之间的电阻r2和电阻r1，以所述电阻r2和电阻r1之间的连接端d作为输出端，输出所述稳压节点avdd的采样电压。
所述采样电压
该实施了中，所述误差放大单元包括误差放大器amp，所述误差放大单元用于将所述采样电压v与参考电压vref进行误差放大，并输出误差放大信号至所述调整晶体管m0的栅极。所述误差放大器amp的负输入端用于输入所述参考电压vref，正输入端用于输入所述稳压节点avdd的采样电压v，将所述参考电压vref与采样电压v之间的误差放大后输出误差放大信号，作为控制信号，控制所述调整晶体管m0的导通电阻，从而向所述稳压节点avdd输出稳定电压。所述参考电压vref由带隙参考电路产生，根据稳压节点avdd的目标电压，设定合适的参考电压vref。
在其他实施例中，所述误差放大单元可以采用其他电路结构，实现采样电压v与参考电压vref之间的误差放大，在此不作限定。
该实施例中，所述调整晶体管m0的栅极与源极之间连接有第一电容c2，所述第一电容c2可以提高输出高频信号时的电源抑制比(psr)，以及缓解上电过冲问题。
进一步的，所述稳压节点avdd与所述采样单元的采样电压输出端d之间还连接有第二电容cb，所述第二电容cb作为高频旁路电容，能够有效过滤高频信号，使得采样单元内仅通过低频信号，同时加快稳压节点avdd端的动态负载的瞬态响应能力。
进一步，所述稳压节点avdd与所述误差放大单元之间连接有弥勒补偿单元，包括弥勒补偿电容cc，用于提供弥勒补偿。
该实施例中，所述线性稳压器还包括：内置稳压电容cint，连接于所述稳压节点avdd与地端之间，用于向所述线性稳压模块300提供固定的稳压电容。所述内置稳压电容cint也为片上电容。若所述线性稳压器仅通过所述电容倍增电路100提供的有效电容来稳定avdd的电压，在所述电容倍增电路100由于温度变化或其他情况造成有效电容发生波动时，会导致所述稳压节点avdd的电压跟随波动，且所述等效电容为浮置电容，充放电过程容易不稳定。
该实施例中，所述稳压节点avdd处的节点电容ceq'＝cint+(1+k)*c1。所述内置稳压电容cint的容值固定，可以降低稳压节点处的电容波动程度，从而减少由于所述电容倍增电路100的等效电容发生波动而造成的稳压节点avdd的电压波动的风险，提高线性稳压器的可靠性。
上述实施例的线性稳压器采用电容倍增技术，电路简单，易于集成在芯片上，可以通过小电容实现较大的有效电容，从而缩小芯片面积，降低成本。并且，通过电容倍增电路的负反馈，解决稳压节点由于动态负载变化带来的输出过冲及下冲问题，提高所述线性稳压器的输出电压的稳定性。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
- 还没有人留言评论。精彩留言会获得点赞！