高精度数字电位器的制作方法

本发明属于电子电路技术领域，具体涉及一种高精度数字电位器。

背景技术：

数字电位器正在国内外迅速发展，数字电位器(digitalpotentiometer)亦称数控可编程电阻器，是一种代替传统机械电位器(模拟电位器)的新型cmos数字、模拟混合信号处理的集成电路。数字电位器采用数控方式调节电阻值，具有使用灵活、调节精度高、无触点、低噪声、不易污损、抗振动、抗干扰、体积小、寿命长等显著优点，可在许多领域取代机械电位器。目前，数字电位器正在国内外迅速推广，并大量应用于检测仪器、pc、手机、家用电器、现代办公设备、工业控制、医疗设备等领域。目前使用的数字电位器通过改变输入步长实现不同电阻的输出，通常使用单一的数字电位器来调节，虽然可以实现电阻调节，但是存在很多问题，比如数字电位器调节电阻精度有限，导致无法达到精确调节电压的目的。

技术实现要素：

为了解决上述问题，本发明提供了一种高精度数字电位器，扩大了电阻调节范围，解决了数字电位器调节电阻精度有限的问题，从而提高了数字电位器调节电压的精度。

为实现上述目的，本发明按照以下技术方案予以实现：

包括第一电阻单元、第二电阻单元，所述第一电阻单元和所述第二电阻单元串联；

所述第一电阻单元包括若干第一电阻和若干第一开关，若干所述第一电阻串联，每一所述第一电阻的两端与所述第一开关并联；

在一个或多个所述第一开关断开时，与所述第一开关相并联的所述第一电阻与所述第二电阻单元串联，从而改变所述第一电阻单元的阻值；

若干所述第一电阻的阻值呈2ⁿω递增，n可为任意整数。

进一步的，所述第一电阻单元的两端并联有负载，在所述第一电阻单元的阻值发生改变时，所述负载两端的电压也发生改变。

进一步的，所述第二电阻单元包括若干第二电阻和若干第二开关，若干所述第二电阻串联，每一所述第二电阻的两端与所述第二开关并联；若干所述第二电阻的阻值呈2ⁿω递增，n可为任意整数。

进一步的，还包括若干控制器、若干晶体管以及若干继电器，所述第一开关、所述第二开关为所述继电器的常开触点；

所述控制器控制所述晶体管导通，使得所述继电器的线圈通电。

进一步的，所述控制器的输出端和晶体管阵列之间通过位移缓存器连接，所述位移缓存器的型号为74hc595d。

进一步的，所述控制器的输入端接入pc端，所述pc端用于输入所述第一电阻单元的总阻值和所述第二电阻单元的总阻值。

进一步的，所述输入端通过电平转换芯片和所述pc端连接，所述电平转换芯片的型号为max232。

进一步的，所述控制器为型号为iap15w4k58s4的单片机芯片。

进一步的，所述晶体管阵列的型号为uln2803a。

进一步的，所述继电器的型号为sip-1a05。

与现有技术相比，本发明的有益技术效果如下：

本发明提供了一种高精度数字电位器，设置了两个电阻单元串联，第一电阻单元中设置有若干第一电阻和若干第一开关，第一电阻之间串联，第一电阻的两端和第一开关并联，实现了通过第一开关控制第一电阻的通路或断路，设计结构简单，同时若干第一电阻的阻值呈2ⁿω递增，使得第一电阻单元和第二电阻单元的总阻值可以在2ⁿ+2ⁿ-2的范围内变化，扩大了电阻调节范围，解决了数字电位器调节电阻精度有限的问题。

附图说明

图1是本发明实施例中所述的高精度数字电位器的流程图。

图2是本发明实施例中所述的电位器模块的电路连接示意图。

图3是本发明实施例中所述的位移缓存器、晶体管以及继电器的电路连接示意图。

图4是本发明实施例中所述的控制器的电路连接示意图。

图中标记为：

第一电阻单元-1；第一电阻-11；第一开关-12；第二电阻单元-2；第二电阻-21；第二开关-22；位移缓存器-3；晶体管阵列-4；继电器-5；控制器-6。

具体实施方式

为了充分地了解本发明的目的、特征和效果，以下将结合附图与具体实施方式对本发明的构思、具体步骤及产生的技术效果作进一步说明。

具体的在本实施例中，如图1所示，本发明公开了一种高精度数字电位器，设置了第一电阻单元1和第二电阻单元2，将第一电阻单元1和第二电阻单元2串联连接，第一电阻单元1中设置有若干个第一电阻11和若干个第一开关12，若干个第一电阻11之间串联连接，每个第一电阻11上并联有断开的第一开关12，任意一个第一开关12闭合时，与其并联的第一电阻11就被短路，若干第一电阻11的阻值呈2ⁿω递增，n可为任意整数，通过控制相应阻值的第一电阻11对应的第一开关12的断开，达到控制第一电阻单元1中有电流通过的电阻数量，从而控制第一电阻单元1的总阻值，第一电阻单元1和第二电阻单元2的多个电阻之间串联连接，通过将电阻单元中的电阻的电阻值设定为从1递增，由于电阻单元中的电阻为串联，扩大了电阻之间的组合，从而使得电阻单元中的总电阻值设定具有多种可能性，从而通过调节电阻单元中的总电阻值来调节该电阻单元中的电压值。通过这样设置，实现了通过开关控制电阻的通路或断路，设计结构简单，实现了电气隔离设计，扩大了电阻调节范围，解决了数字电位器调节电阻精度有限的问题，从而提高了数字电位器调节电压的精度，同时采用数字接口设计，更方便嵌入其他系统，增强了扩展性。

优选的，第一电阻单元1的两端并联有负载，在第一电阻单元1的阻值发生改变时，负载两端的电压也发生改变。

具体的在本实施例中，并联在第一电阻单元1两端的负载的电压和第一电阻单元1的电压相同，通过改变第一电阻单元1两端的阻值从而改变第一电阻单元1的电压，进而改变负载的电压，第一电阻单元1的电压和第二电阻单元2的电压之和即为电位器两端的电压，通过改变第二电阻单元2的电压即可改变第一电阻单元1的电压。

优选的，第二电阻单元2包括若干第二电阻21和若干第二开关22，若干第二电阻21串联，每一第二电阻21的两端与第二开关22并联；若干第二电阻21的阻值呈2ⁿω递增，n可为任意整数。

具体的在本实施例中，如图2所示，电位器的高电平端和低电平端之间设置有两个相同的电阻单元，并用固定的抽头连接负载，两个电阻单元均设置有十个电阻，且电阻值的变化相同，电阻的阻值呈2ⁿω依次递增，n可为任意整数，分别为1,2,4,8，…，512，…，在本设计中，电位器的精度由最小的电阻元器件的阻值决定，因此最高精度的电阻比值可做到1/n，提高了电路输出精度，当第一电阻单元1并联有负载时，负载两端的电压随第一电阻单元1的阻值的变化而变化，其电压调节的精度为电压值乘以1/n。

优选的，还包括若干控制器6、若干晶体管以及若干继电器5；第一开关11、第二开关21为继电器5的常开触点；控制器6控制晶体管4导通，使得继电器5的线圈通电。

优选的，控制器6的输出端和晶体管阵列4之间通过位移缓存器3连接，位移缓存器3的型号为74hc595d。

具体的在本实施例中，如图2所示，第一电阻单元1和第二电阻单元2的分别设置有10个电阻，其电阻值为：1ω、2ω……512ω，如图3所示，一个晶体管阵列4可与8个继电器5连接，由于每一晶体管阵列4均与一个位移缓存器3和控制器6连接，因此在本实施例中设置有三个控制器6、三个位移缓存器3和三个晶体管阵列4；控制器6的输出端接入位移缓存器74hc595d的输入端，位移缓存器74hc595d的输出端和晶体管阵列4的输入端连接，晶体管阵列4的输出端和继电器5的线圈连接，控制器6接收到第一电阻单元1的总阻值和第二电阻单元2的总阻值后，通过拆分计算得到相应的电阻值和需短路的电阻，通过位移缓存器74hc595d控制对应的晶体管阵列4导通，从而使得对应继电器5的线圈通电，提高了电路设计的智能化。

具体的在本实施例中，对总阻值进行拆分计算得到需短路的电阻后，对应的线圈通电，从而产生磁场，吸附继电器5中的常开触点闭合，继电器5的触点对应为第一开关12和第二开关22，第一开关12和第二开关22闭合后，与之并联的电阻就会被短路，第一开关12和第二开关22没有闭合的，就会有电流通过，从而产生电压，利用继电器5的原理，实现了电气隔离。

具体的在本实施例中，74hc595d是一个8位串行输入、并行输出的位移缓存器3，在sck的上升沿，串行数据由sdl输入到内部的8位位移缓存器，并由q7输出，当串行数据输入端oe的控制信号为低使能时，并行输出端的输出值等于并行输出缓存器所存储的值。

优选的，控制器6的输入端接入pc端，pc端用于输入第一电阻单元1的总阻值和第二电阻单元2的总阻值。

优选的，输入端通过电平转换芯片和pc端连接，电平转换芯片的型号为max232。

具体的在本实施例中，控制器6的输入端通过电平转换芯片max232和pc端连接，根据数字电位器所要达到的分压情况，在pc端输入第一电阻单元1和第二电阻单元2两者的总阻值，例如，pc端分别输入5ω和10ω，则代表第一电阻单元1所需的阻值为5ω，第二电阻单元2所需的阻值为10ω，控制器6接收到信号后，通过拆分计算，得到第一电阻单元1对应电阻的组合方式为：1ω+4ω，此时，与1ω电阻相并联的第一开关11、与4ω电阻相并联的第一开关11保持常开状态，其余开关闭合，通过控制器6对上述开关进行控制后，同理，第二电阻单元2的阻值也根据上述方法进行控制。

优选的，控制器6为型号为iap15w4k58s4的单片机芯片。

具体的在本实施例中，iap15w4k58s4单片机芯片的电路连接关系如图4所示，片内带有高达4kb的ram数据存储空间，采用了增强型8051内核，比传统的8051速度快5-12倍，采用低功耗设计技术，内置有高可靠复位电路，不需要外部复位，基于iap15w4k58s4单片机芯片的优良性能，能更好的控制继电器5。

优选的，晶体管4的型号为uln2803a。

优选的，继电器5的型号为sip-1a05。

具体的在本实施例中，uln2803a是一款达林顿晶体管矩阵，晶体管4的极性为npn，位移缓存器3、晶体管4以及继电器5之间的电路连接关系如图3所示。

本领域普通技术人员可以意识到，结合本发明实施例中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可查看存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。

以上详细描述了本发明的较佳具体实施例，应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明构思在现有技术基础上通过逻辑分析、推理或者根据有限的实验可以得到的技术方案，均应该在由本权利要求书所确定的保护范围。