专利名称：稳压电路的制作方法
技术领域：
本发明涉及一种IC稳压电路，尤其是指一种使用耗尽型元件控制，可随时依输出电压状况充放电的省电型稳压电路。
近年来由于集成电路IC不断进步，使得电子产品的应用日益广泛，需求日益增加。因为大多数集成电路对电压的稳定性要求十分严格，所以各种稳压IC不断出现。目前已有的稳压IC大致可分为下列四种(1)三端型的简易稳压IC，(2)一般的单晶稳压IC，(3)高功率稳压IC，(4)超精密稳压IC电路，即由运算放大器等IC与精密基准电压制成的稳压电路。
这些稳压IC电路均有输入电压的限制。以最常用的78051A型为例，其最大输入电压为35伏特。而且为了适用于高电压，其制造成本也因而增加。
因此本发明一主要目的为使用耗尽型元件设计稳压电路，使电源电路与电位检测电路分开，于是稳压电路可用一般广泛使用的标准制程生产，成本因而降低。
本发明另一目的为使用高压高功率的耗尽型元件使稳压电路的输入电压、输出电流与功率均大幅提高。
为达上述目的，本发明的一种稳压电路，包含一耗尽型元件及一电位检测电路，其特点是该耗尽型元件的一输出接至一负载及该电位检测电路一输入端，该电位检测电路另一输端则与一参考电位连接，该电位检测电路的输出端则接至该耗尽型元件一控制端。
采用本发明的技术方案，不仅可精确地控制输出电压，达到稳压效果，也可达到省电的功效。而且因为使用耗尽型元件，使得电位检测电路可使用传统的低压制程，有助于成本的降低，并使稳压器的使用范围大为增加。
为使进一步了解本发明的结构、特征与功效，特就所附的实例图示详细说明如下。图示中
图1为本发明稳压电路的结构方块图2为说明本发明耗尽型元件与电位检测电路特性的方块图；图3为本发明稳压电路一实施例的电路图。
首先请参阅图1的本发明稳压电路结构方块图。如图所示，本发明主要使用一耗尽型元件作为充电电路，而使用电位检测电路达成稳压效果。当输出端2的电位小于参考电位4时，电位检测电路即输出一控制信号送入耗尽型元件一控制端3而使耗尽型元件导通，于是输入端1的电源即可通过耗尽型元件而输出作充电之用；当输出端2的电位大于参考电位4时，电位检测电路将输出一控制信号使耗尽型元件断路，如此即可获得精确控制的稳压效果。
参考电位4为一内建参考电位或外接参考电位。
关于耗尽型元件与电位检测电路的特性说明如下。
请参阅图2,A为耗尽型元件，当VGS=0伏特或VGS＞-VT(耗尽型元件的临界电压)时，VD至VS导通；当VGS≤-VT时，VD至VS断路。
B为电位检测电路，当VDI≤Vref时，VDD=VDI；当VDI＞Vref时，VDD=GND(地电位)。
因此当VO=VDI≤Vref时，VDD=VDI,VGS=0伏特，结果A元件导通。
当VO=VDI＞Vref时，VDD=GND,VGS=-VO，结果A元件断路。
选择A元件，使其VT＜VO，则可确保当VO＞Vref时，A元件断路。
请参阅图3的本发明一实施例的稳压电路图。如图所示，Q1为一耗尽型元件JFET(N型)，电位检测电路以一运算放大器为主体，其“+”端作为该输入端与该耗尽型元件的输出端连接，其“-”为该另一输入端与参考电位连接，其输出端与一对PMOS及NMOS的两栅极连接，PMOS的源极接回该运算放大器的“+”端，NMOS源极接地，PMOS的漏极与NMOS的漏极共同接往该耗尽型元件的控制端。当3、2两点的电位差为0伏特或大于0伏特时，Q1导通；当3、2两点的电位差小于-VP(JFET的截止电压)伏特时，Q1断路。OP1为一比较器，当“+”端电位大于“-”端Vref时，OP1将输出一高电位信号使3、2两点的电位相同；反之则输出一低电位信号，即地电位。因此，当此电路接上电源开始工作时，因一时尚未充电，所以2的电位几乎为0伏特，“+”端电位小于“-”端的电位，于是OP1输出一低电位的接地信号。此时Q2的PMOS导通，Q3的NMOS则断路，因此3的电位几与2的电位相等，使Q1导通，输入端的电位信号VIN于是经过Q1而使2的电位提高。一旦2的电位大于Vref时，OP1输输出高电位信号，此时Q2断路，Q3导通，于是3的电位几等于地电位。3、2两点的电位差为-Vref，使Q1断路，于是2的电位保持稳定不再升高，达成稳压效果。
若将图3中的Q1换成耗尽型NMOS，亦可达成稳压效果。
上述为一种正压稳压电路，若Q1换成P-JFET或PMOS，则成为一种负压稳压电路的实施例。
本行专家阅读上文后毫无疑问能在不脱离本发明的精神与范围下作出各种变化，这些变化均涵括于本发明申请专利范围之内。
权利要求
1.一种稳压电路，包含一耗尽型元件及一电位检测电路，其特征是该耗尽型元件的一输出接至一负载及该电位检测电路一输入端，该电位检测电路另一输入端则与一参考电位连接，该电位检测电路的输出端则接至该耗尽型元件一控制端。
2.如权利要求1所述的稳压电路，其特征是该电位检测电路以一运算放大器为主体，其“+”端作为该输入端与该耗尽型元件的输出端连接，其“-”为该另一输入端，与参考电位连接，其输出端与一对PMOS及NMOS的两栅极连接，PMOS的源极接回该运算放大器的“+”端，NMOS的源极接地，PMOS的漏极与NMOS的漏极共同接往该耗尽型元件的控制端。
3.如权利要求1所述的稳压电路，其特征是该耗尽型元件为一N-JFET或NMOS。
4.如权利要求1所述的稳压电路，其特征是该耗尽型元件为一P-JFET或PMOS。
5.如权利要求1或2所述的稳压电路，其特征是该参考电位为一内建参考电位。
6.如权利要求1或2所述的稳压电路，其特征是该参考电位为一外接参考电位。
全文摘要
本发明是关于一种IC稳压电路,尤其是指一种使用耗尽型元件控制,可随时依输出电压状况充放电的省电型稳压电路。其主要方法为结合耗尽型元件及电位检测电路,使电位检测电路的检测信号回授至耗尽型元件的控制端,当电位检测电路的检测信号大于所设定的电位时,即停止电路充电动作,若小于所设定的电位时,即进行电路充电动作,因此可精确地控制输出电压,达到稳压与省电的效果。
文档编号G05F1/10GK1209594SQ9711523
公开日1999年3月3日 申请日期1997年8月21日 优先权日1997年8月21日
发明者梁伟成 申请人:美禄科技股份有限公司