的参考符号表示相同的部件。在附图中：
[0033] 图1示出了根据本发明实施例一的IRIG-B000码模拟装置结构框图；
[0034] 图2示出了基于本发明实施例一的IRIG-B000码模拟装置的MAX10芯片结构框 图；
[0035] 图3进一步示出了基于本发明实施例一的IRIG-B000码模拟装置的MAX10芯片结 构框图；
[0036] 图4示出了根据本发明实施例二的IRIG-B000码模拟装置结构框图。
【具体实施方式】
[0037] 下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开 的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例 所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围 完整的传达给本领域的技术人员。
[0038] 需要说明的是，在说明书及权利要求当中使用了某些词汇来指称特定组件。本领 域技术人员应可以理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权 利要求并不以名词的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分 的准则。如在通篇说明书及权利要求当中所提及的"包含"或"包括"为一开放式用语，故 应解释成"包含但不限定于"。说明书后续描述为实施本发明的较佳实施方式，然所述描述 乃以说明书的一般原则为目的，并非用以限定本发明的范围。本发明的保护范围当视所附 权利要求所界定者为准。
[0039] 为便于对本发明实施例的理解，下面将结合附图以几个具体实施例为例做进一步 的解释说明，且各个附图并不构成对本发明实施例的限定。
[0040] 实施例一、一种IRIG-B000码模拟装置。
[0041] 图1为本发明实施例一的IRIG-B000码模拟装置结构框图，本发明实施例将结合 图1进行具体说明。
[0042] 如图1所示，本发明实施例提出一种IRIG-B000码模拟装置100,由配置端口 101、 逻辑控制芯片104、输出端口 103和隔离电源102组成，其中：
[0043] 所述配置端口 101接收配置报文，将所述配置报文进行电平转换并隔离后发送给 所述逻辑控制芯片104;
[0044] 所述逻辑控制芯片104接收到所述配置报文后，解析出配置信息，并进行相对应 的配置，配置完成后进行IRIG-B000码的编码；
[0045] 通过所述输出端口 103向外发送IRIG-B000码；
[0046] 所述隔离电源102为整个装置供电。
[0047] 本发明实施例中优选的，所述逻辑控制芯片105是MAX10芯片。当然，这里的逻辑 控制芯片105并不局限于MAX10芯片，可以是任意类型的FPGA或者CPLD，只要是可以实现 本发明所述电路逻辑控制的集成芯片或功能模块的组合均可，并不构成对本发明的限制。
[0048] 所述隔离电源102为整个平台提供电源，隔离前端电源为所述配置端口 101的隔 离前端电路和所述输出端口 103的隔离前端电路供电，隔离后电源为所述配置端口 101的 隔离后端电路、所述输出端口 103的隔离后端电路及所述MAX10芯片104供电。所述配置 端口 101接收配置报文，将所述配置报文由RS232电平转化为TTL电平，并隔离后发给所述 MAX10芯片104 ;所述MAX10芯片104接收到所述配置报文后，解析出配置信息，并进行相对 应的配置，配置完成后进行IRIG-B000码的编码。最后通过所述输出端口发送出去。
[0049] 如图1中的所述配置端口 101所示，所述配置端口 101由MAX232芯片和光电耦合 器组成，所述配置端口 101通过MAX232芯片将配置报文由RS232电平信号转化为TTL电平 信号，为了提高装置工作的可靠性，并用光电耦合器进行光电隔离。由于光耦的输入端属于 电流型工作的低阻元件，因而具有很强的共模抑制能力，在装置数字通信及实时控制中作 为信号隔离的接口器件，可以大大增加装置工作的可靠性。
[0050] 如图1中的所述输出端口 103所示，所述输出端口 103有两种类型，RS485接口和 多模光纤接口。所述输出端口 103并不局限于本发明实施例中所优选的RS485接口和多模 光纤接口。所述MAX10芯片104完成IRIG-B000码模拟编码后即可以通过所述输出端口 103向外发送IRIG-B000码。
[0051] 本发明实施例中优选的，所述隔离电源102,是直流3. 3V输入、直流3. 3V输出。
[0052] 本装置100可以以任意时间点作为运行起点，满足测试同步时钟特定时间段的运 行状况测试需求；本装置100可以模拟闰秒发生时刻，满足测试同步时钟在闰秒发生时刻 运行状况的测试需求；本装置100可以模拟夏令时发生时刻，满足测试同步时钟在夏令时 发生时刻的测试需求。
[0053] 图2示出了基于本发明实施例一的IRIG-B000码模拟装置的MAX10芯片结构框 图，下面的实施例将结合图2进行具体说明。
[0054]如图2所示，所述MAX10芯片由时钟源模块205、UART模块201、配置语句解析模块 202、时间标志模块203、IRIG-B000码控制位模块204、秒分频器模块209、RTC(Real-Time Clock，实时时钟）模块206、一天中的秒数模块207、一年中的天数模块210、时钟分频器模 块208、数据格式转换模块211、IRIG-B000编码器模块212组成。
[0055] 本发明实施例中优选的，所述秒分频器模块209是为了生成秒脉冲，所述秒脉冲 前20ms为高电平，后80ms为低电平，因为系统时钟为100MHz，所以每100M个时钟周期为 ls，即在前20M个时钟周期内为高电平，后80M时钟周期为低电平，依次重复既可以生成秒 脉冲。
[0056] 本发明实施例中优选的，所述时钟分频器模块208是为了生成10k的时钟，用于 IRIG-B000的编码，因为系统时钟为100MHz，所以分频系数为10000,可以选择在前5000个 时钟周期内为高电平，后5000个时钟周期为低电平，依次重复即可以生成10k时钟；在其他 实施例中，也可以选择前1至9999个时钟周期内为高电平，后9999至1个时钟周期内为低 电平，并不影响本发明的目的的实现。这里以l〇k时钟为例，是因为10k时钟是IRIG-B000 码编码时时钟频率的10倍，方便对IRIG-B000码编码，便于计算。当然，在其他实施例中， 如果所述IRIG-B000码编码时时钟频率改变，则可以相应的选择合适的时钟。
[0057] 本发明实施例中优选的，所述一天中的秒数模块207用于计算当前秒是一天中的 多少秒。按着公式：3600*时+当前秒，计算所得即为当前秒，SBS(-天中的天数）值。
[0058] 本发明实施例中优选的，所述一年中的天数模块210用于计算当前天是一年中的 第多少天。首先将每个月的每天是一年中的多少天存入到寄存器AllDay中，在使用的时 候，通过查表法查出当前年、月、日对应的是一年中的第多少天。需要特别注意的是闰年的 二月是29天，全年天数为366天，平年的二月是28天，全年的天数是为365天。
[0059] 本发明实施例中优选的，所述数据格式转换模块211的作用是将年、月、总天数、 时、分、秒从二进制数格式转化为BCD码格式。转换原理为查表法，年最多只取低个位和百 位，最大值为99 ;月最大值为12 ;总天数为闰年的天数，最大值为366 ;时最大值为23 ;分最 大值为59 ;秒在正闰秒时值最大为60,因此只需要列举0-366的二进制数对应的BCD码，并 存入二进制转BCD码寄存器中。根据当前的二进制格式的年、月、总天数、时、分、秒，通过查 表既可以得到BCD码格式的年、月、总天数、时、分、秒。
[0060] 图3进一步示出了基于本发明实施例一的IRIG-B000码模拟装置的MAX10芯片结 构框图，下面的实施例将结合图3进行具体说明。
[0061]MAX10芯片负责逻辑设计，由时钟源模块、UART模块、配置语句解析模块、时间标 志