一种提高电源抑制比的高速ldo电路的制作方法
【专利摘要】一种提高电源抑制比的高速LDO电路，其包括基准电压源(I1)、反馈网络(I7)和负载(I8)，其特征在于，所述高速LDO电路还包括：第一级差分放大器(I2)、反向嵌套密勒补偿电路(I3)、第二级cascode负载单级放大器(I4)、调整管(I5)、密勒补偿(I6)。
【专利说明】
一种提高电源抑制比的高速LDO电路
技术领域
[0001 ]本发明涉及一种集成电路，具体涉及一种提尚电源抑制比的尚速LD0电路。
【背景技术】
[0002] 低压差线性稳压器(LD0，Low Dropout Voltage Requlator)是一种降压型直流稳 压器，属于电源管理类电路，LD0具有成本低、低噪声、高纹波抑制等优点，其广泛应用于便 携式设备、计算机、汽车和通信等领域，并且随之不断发展。LD0是电子系统中的重要的功能 模块，随着电子系统对电源的要求越来越高，像射频标签(RFID)、无线功率传输等产品中， 电源需要通过交流逆变产生，其传统的LD0已经不满足对高电源抑制比、快速瞬态响应等指 标要求。当前高性能LD0的研究成为了一项研究热点。
[0003] 传统LD0如图1所示，由基准电压源II，误差放大器12,开关管13,反馈网络14以及 负载15组成。其中基准电压源II为了产生一个与温度和电源电压均无关的参考直流电压作 为基准。误差放大器12为了比较基准电压与反馈电压的误差形成环路负反馈保证稳定的输 出电压。开关管13作为调整器件将电源电压降到一个固定值，实现低压差稳定输出并且提 供负载足够的驱动电流。一般的，传统LD0-般需要片外接大电容负载以保证良好的电源抑 制比，主极点就在输出端，这样虽然保住了环路的稳定性，但是极大的限制了环路带宽从而 限制了响应速度和负载变化的反应时间，并且增加了系统面积和成本。
[0004] 对于传统的单片LD0往往无片外电容，在中高频的PSRR(电源抑制比）较差，并且环 路稳定性分析成为了一个难点。而加入很大面积的密勒补偿电容，同样限制了环路带宽，降 低了 LD0响应速度，传统的单片LD0的低频PSRR性能较差。
【发明内容】
[0005] 本发明所要解决的技术问题是：
[0006] 1、片外大电容补偿，无法全集成，面积大成本高；
[0007] 2、对于传统单片LD0，片内补偿电容较大，环路增益带宽积低，响应速度慢；
[0008] 3、传统的单片LD0电源抑制比较低。
[0009] 为解决上述技术问题，本发明提供了一种提高电源抑制比的高速LD0电路，其包括 基准电压源II、反馈网络17和负载18,其特征在于，所述高速LD0电路还包括:第一级差分放 大器12、反向嵌套密勒补偿电路13、第二级cascode负载单级放大器14、调整管15、密勒补偿 16。
[0010] 所述基准电压源II用于提供一个不随电源电压和温度变化的参考电压值，以提供 目标输出电压的基准。
[0011] 所述第一级差分放大器12用于比较基准电压与反馈电压的误差，以形成环路负反 馈，从而保证稳定的输出电压。
[0012] 所述反向嵌套密勒补偿电路13,用于对环路的稳定性进行补偿，同时提供前馈通 路以将电源的波动叠加至调整管15的栅极，从而控制调整管栅极电压纹波，降低电源电压 对输出电压的影响。
[0013] 所述第二级cascode负载单级放大器14用于提高电源到输出的阻抗，以提供中低 频处的电源抑制比。
[0014] 所述调整管15用于提供驱动负载的电流，从而实现低压差的稳定输出。
[0015] 所述密勒补偿16用于提高LD0环路稳定性。
[0016] 所述反馈网络17,为了采样输出电压的变换，将反馈量送至误差放大器12,实现负 反馈的调节作用。
[0017] 优选地，所述第一级差分放大器12包括尾电流源、差分输入对管和负载电流镜。其 中，所述尾电流源由第一 PM0S管MP0和第二PM0S管MP1构成，所述第一 PM0S管MP0和第二PM0S 管MP1组成cascode结构，所述第一 PM0S管MP0的源极接电源VDD，漏极接所述第二PM0S管MP1 的源极，所述第二PM0S管MP1的源极接差分输入对管的漏极，所述第一 PM0S管MP0和所述第 二PM0S管MP1的栅极接由偏置电路提供偏置电压。所述差分输入对管由第三PM0S管MP2和第 四PM0S管MP3的栅极作为输入，负载电流镜由第一 NM0S管丽0和第二NM0S管丽1构成，其中第 一 NM0S管MN0栅漏短接，第一 NM0S管MN0和第二NM0S管MN1栅极相连。
[0018] 优选地，所述反向嵌套密勒补偿13，包括第三NM0S管丽2、第四NM0S管MN3和第一电 容C0，其中第三NM0S管MN2栅极接调整管栅极，漏极接电源VDD，源级通过电容C0接入所述第 一级差分放大器12的输出，第四匪0S管丽3作为电流源为第三匪0S管丽2提高偏置电流源， 栅极由所述第一级差分放大器12中负载电流镜栅极给出，漏极接第三NM0S管MN2的源极，第 四NM0S管MN3源级接地。
[0019] 优选地，所述第二级cascode负载单级放大器14包括第五PM0S管MP4和第六PM0S管 MP5，第五PM0S管MP4和第六PM0S管MP5作为负载，第五PM0S管MP4的源极接电源VDD，漏极接 第六PM0S管MP5的源极，第六PM0S管MP5的源极接输入管的漏极，第五PM0S管MP4和第六PM0S 管MP5的栅极接由偏置电路提供的偏置电压，放大管由第五PM0S管MN4构成，第五PM0S管丽4 栅极接所述第一级差分放大器12的输出，第五PM0S管MN4漏极接第六PM0S管MN5漏极。
[0020] 优选地，所述调整管15,由第七PM0S管MP6构成，第七PM0S管MP6源级接电源VDD，第 七PM0S管MP6漏极做输出，第七PM0S管MP6栅极接所述第二级cascode负载单级放大器14的 输出。
[0021] 优选地，所述密勒补偿16由第一电阻R0和第二电容C1组成，第一电阻R0和第一电 容C1串联跨接在第七PM0S管MP6的漏极和栅极。
[0022] 优选地，所述反馈网络17由第二电阻R1和第三电阻R2组成，第二电阻R1和第三电 阻R2串联通过第七PM0S管MP6漏极接地。
[0023]所述密勒补偿16包含的电容为l-10pF，用以实现片内补偿并且不影响环路增益带 宽积。
[0024] 优选地，本发明的整个电路的实现由标准CMOS工艺片内实现，不需要片外的大电 容补偿，提高了电源抑制比和快速的瞬态响应。
[0025] 本发明的LD0电路具有如下优点：
[0026] 1、无需片外大电容补偿，降低了成本，适用于高速系统；
[0027] 2、采用反向嵌套米勒补偿技术RNMC对误差放大器进行内部补偿，将次级点搬离增 益带宽积外，环路增益得以提尚，提尚瞬态响应速度；
[0028] 3、提尚环路增益带宽积可以有效提尚尚频处PSRR;
[0029] 4、提供冊MC前馈通路，将电源的波动叠加至调整管栅极，精确控制调整管栅极电 压纹波，大幅度的降低电源电压对输出电压的影响；
[0030] 5、采用cascode结构，提高电源到输出的阻抗，并且适当减小输入管的栅长，降低 输出端到地的阻抗，可以有效的提高PSRR。
【附图说明】
[0031]图1为传统LD0结构框图；
[0032]图2为本发明的LD0结构不意图；
[0033]图3为本发明的LD0电路图；
[0034]图4是本发明的LD0瞬态输出电压仿真结果；
[0035]图5为本发明的LD0电源抑制比交流特性曲线；
【具体实施方式】
[0036] 图3是本发明的实施例的LD0电路图，如图3所述，本发明的高速LD0电路包括基准 电压源II、反馈网络17和负载18,其特征在于，所述高速LD0电路还包括:第一级差分放大器 12、反向嵌套密勒补偿电路13、第二级cascode负载单级放大器14、调整管15、密勒补偿16。
[0037] 所述基准电压源II用于提供一个不随电源电压和温度变化的参考电压值，以提供 目标输出电压的基准。
[0038] 所述第一级差分放大器12用于比较基准电压与反馈电压的误差，以形成环路负反 馈，从而保证稳定的输出电压。
[0039] 所述反向嵌套密勒补偿电路13,用于对环路的稳定性进行补偿，同时提供前馈通 路以将电源的波动叠加至调整管15的栅极，从而控制调整管栅极电压纹波，降低电源电压 对输出电压的影响。
[0040] 所述第二级cascode负载单级放大器14用于提高电源到输出的阻抗，以提供中低 频处的电源抑制比。
[0041] 所述调整管15用于提供驱动负载的电流，从而实现低压差的稳定输出。
[0042] 所述密勒补偿16用于提高LD0环路稳定性。
[0043] 所述反馈网络17,为了采样输出电压的变换，将反馈量送至误差放大器12,实现负 反馈的调节作用。
[0044] 如图3所示，所述第一级差分放大器12包括尾电流源、差分输入对管和负载电流 镜。其中，所述尾电流源由第一PM0S管MP0和第二PM0S管MP1构成，所述第一PM0S管MP0和第 二PM0S管MP1组成cascode结构，所述第一PM0S管MP0的源极接电源VDD，漏极接所述第二 PM0S管MP1的源极，所述第二PM0S管MP1的源极接差分输入对管的漏极，所述第一 PM0S管MP0 和所述第二PM0S管MP1的栅极接由偏置电路提供偏置电压。所述差分输入对管由第三PM0S 管MP2和第四PM0S管MP3的栅极作为输入，负载电流镜由第一 NM0S管MN0和第二NM0S管丽1构 成，其中第一 NM0S管MN0栅漏短接，第一 NM0S管MN0和第二NM0S管MN1栅极相连。
[0045] 所述反向嵌套密勒补偿13，包括第三NM0S管丽2、第四匪0S管丽3和第一电容C0，其 中第三匪0S管MN2栅极接调整管栅极，漏极接电源VDD，源级通过电容C0接入所述第一级差 分放大器12的输出，第四匪OS管丽3作为电流源为第三匪OS管丽2提高偏置电流源，栅极由 所述第一级差分放大器12中负载电流镜栅极给出，漏极接第三NM0S管MN2的源极，第四NM0S 管MN3源级接地。
[0046] 所述第二级cascode负载单级放大器14包括第五PM0S管MP4和第六PM0S管MP5,第 五PM0S管MP4和第六PM0S管MP5作为负载，第五PM0S管MP4的源极接电源VDD，漏极接第六 PM0S管MP5的源极，第六PM0S管MP5的源极接输入管的漏极，第五PM0S管MP4和第六PM0S管 MP5的栅极接由偏置电路提供的偏置电压，放大管由第五PM0S管MN4构成，第五PM0S管MN4栅 极接所述第一级差分放大器12的输出，第五PM0S管MN4漏极接第六PM0S管MN5漏极。
[0047] 所述调整管15,由第七PM0S管MP6构成，第七PM0S管MP6源级接电源VDD，第七PM0S 管MP6漏极做输出，第七PM0S管MP6栅极接所述第二级cascode负载单级放大器14的输出。 [0048] 所述密勒补偿16由第一电阻R0和第二电容C1组成，第一电阻R0和第一电容C1串联 跨接在第七PM0S管MP6的漏极和栅极。
[0049]所述密勒补偿16的所述第二电容C1为l-10pF。
[0050] 所述反馈网络17由第二电阻R1和第三电阻R2组成，第二电阻R1和第三电阻R2串联 通过第七PM0S管MP6漏极接地。
[0051]所述偏置电路18为传统的工程上应用特别广泛的偏置电路，其偏置电压不随电源 电压变化，输出偏置电压方式同样采用cascode结构保证电源到输出的高阻抗。
[0052]本发明的整个电路的实现由标准CMOS工艺片内实现，不需要片外的大电容补偿， 提高了电源抑制比和快速的瞬态响应。
[0053]本发明利用的反向嵌套密勒补偿结构，输出极点由（移到了
这样环路增益带 宽将得以提高，并且提供了一个左半平面零点
可以用来抵消一个极点。
[0054] 其中，RL表示负载电阻，gml表示第一级差分放大电路的跨导，CL表示负载电容， gm2表示第二级cascode单级放大器的跨导。
[0055] 由本发明提出的基于反向嵌套密勒补偿的LD0,采用标准CMOS工艺进行设计并用 S p e c t r e仿真验证，输出电压瞬态响应波形如图4所示，其启动到最终稳定的时间不超过 l〇〇ns(无需片外补偿电容），LD0的电源抑制比PSRR的交流特性曲线由图5所示，其直流处的 PSRR为70dB，100kHz处PSRR为62?2dB。
[0056] 本发明不限于这里所述的特定实施例，对本工程领域的技术人员来说能够基于本 发明思想进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，以上 实施例只是对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱 离本发明构思的情况下，还可以包括更多其他等效实施例。
【主权项】
1. 一种提高电源抑制比的高速LDO电路，其包括基准电压源（I1)、反馈网络（I7)和负载 (18)，其特征在于，所述高速LD0电路还包括:第一级差分放大器(12)、反向嵌套密勒补偿电 路(13)、第二级cascode负载单级放大器(14)、调整管（15)、密勒补偿(16); 所述基准电压源（II)用于提供一个不随电源电压和温度变化的参考电压值，以提供目 标输出电压的基准； 所述第一级差分放大器（12)用于比较基准电压与反馈电压的误差，以形成环路负反 馈，从而保证稳定的输出电压； 所述反向嵌套密勒补偿电路（13)，用于对环路的稳定性进行补偿，同时提供前馈通路 以将电源的波动叠加至调整管15的栅极，从而控制调整管栅极电压纹波，降低电源电压对 输出电压的影响； 所述第二级cascode负载单级放大器（14)用于提高电源到输出的阻抗，以提供中低频 处的电源抑制比； 所述调整管(15)用于提供驱动负载的电流，从而实现低压差的稳定输出； 所述密勒补偿(16)用于提高LD0环路稳定性； 所述反馈网络（17)，为了采样输出电压的变换，将反馈量送至误差放大器(12)，实现负 反馈的调节作用。2. 根据权利要求1所述的高速LD0电路，其特征是:所述第一级差分放大器（12)包括尾 电流源、差分输入对管和负载电流镜，其中，所述尾电流源由第一PM0S管(MP0)和第二PM0S 管(MP1)构成，所述第一 PM0S管(MP0)和第二PM0S管(MP1)组成cascode结构，所述第一 PM0S 管(MP0)的源极接电源VDD，漏极接所述第二PM0S管(MP1)的源极，所述第二PM0S管(MP1)的 源极接差分输入对管的漏极，所述第一 PM0S管(MP0)和所述第二PM0S管(MP1)的栅极接由偏 置电路提供偏置电压;所述差分输入对管由第三PM0S管(MP2)和第四PM0S管(MP3)的栅极作 为输入，负载电流镜由第一 NM0S管(MN0)和第二NM0S管(MN1)构成，其中第一 NM0S管(MN0)栅 漏短接，第一 NM0S管(MN0)和第二NM0S管(MN1)栅极相连。3. 根据权利要求1或2所述的高速LD0电路，其特征是:所述反向嵌套密勒补偿（13)，包 括第三匪0S管(丽2)、第四NM0S管(丽3)和第一电容(C0)，其中第三NM0S管(丽2)栅极接调整 管栅极，漏极接电源VDD，源级通过所述第一电容(C0)接入所述第一级差分放大器(12)的输 出，第四NM0S管(丽3)作为电流源为第三NM0S管(丽2)提高偏置电流源，栅极由所述第一级 差分放大器（12)中负载电流镜栅极给出，漏极接第三匪0S管（MN2)的源极，第四匪0S管 (丽3)源级接地。4. 根据权利要求1-3中任一项所述的高速LD0电路，其特征是:所述第二级cascode负载 单级放大器（14)包括第五PM0S管(MP4)和第六PM0S管(MP5)，第五PM0S管(MP4)和第六PM0S 管(MP5)作为负载，第五PM0S管(MP4)的源极接电源VDD，漏极接第六PM0S管(MP5)的源极，第 六PM0S管(MP5)的源极接输入管的漏极，第五PM0S管(MP4)和第六PM0S管(MP5)的栅极接由 偏置电路提供的偏置电压，放大管由第五PM0S管(丽4)构成，第五PM0S管(丽4)栅极接所述 第一级差分放大器(12)的输出，第五PM0S管(MN4)漏极接第六PM0S管(MN5)漏极。5. 根据权利要求1-4中任一项所述的高速LD0电路，其特征是:所述调整管（15)，由第七 PM0S管(MP6)构成，第七PM0S管(MP6)源级接电源VDD，第七PM0S管(MP6)漏极做输出，第七 PM0S管(MP6)栅极接所述第二级cascode负载单级放大器(14)的输出。6. 根据权利要求1-5中任一项所述的高速LDO电路，其特征是:所述密勒补偿（16)由第 一电阻（R0)和第二电容(C1)组成，第一电阻(R0)和第一电容(C1)串联跨接在第七PM0S管 (MP6)的漏极和栅极。7. 根据权利要求1-6中任一项所述的高速LD0电路，其特征是:所述反馈网络（17)由第 二电阻（R1)和第三电阻（R2)组成，第二电阻（R1)和第三电阻（R2)串联通过第七PM0S管 (MP6)漏极接地。8. 根据权利要求1-7中任一项所述的高速LD0电路，其特征是:所述密勒补偿（16)的所 述第二电容(C1)容量为1-10皮法。
【文档编号】G05F1/565GK106055012SQ201610559998
【公开日】2016年10月26日
【申请日】2016年7月15日
【发明人】王海英, 刘强, 潘东方, 程立
【申请人】上海璜域光电科技有限公司