专利名称：动态波动流水线接口装置及其方法
技术领域：
一般地说，本发明涉及数据处理系统，具体地说，涉及数据处理系统中的总线接口。
背景技术：
随着数据处理系统中系统时钟速度的增大，它反映了中央处理单元的速度的增大，系统中总线上的传输速度也不得不相应地增大。穿过数据处理系统各总线连接部件的数据传输必定受限于这些部件的物理分离。已开发的一种在总线上传输数据的方法是波动流水线(Wave-pipeline)，其中，在先前的数据通过总线被捕获到接收装置中之前便向总线上发出数据信号。换言之，穿过数据处理系统中各部件之间的总线接口，以基本上是“装配线”的方式使数据成流水线式传送。一旦该“流水线”或“装配线”被充满，数据便以一个平均速率发送，它超过了穿过该接口的延迟。
在一个典型的数据处理系统中，数据可从一个源装置传输到多个接收装置。不同的接收装置将通过具有不同电性长度的总线接口耦合于源装置(或者说发送装置)，因此有不同的延迟。
再有，在接收多个数据信号的单个装置中，每个信号可能有不同的延迟。这些变化可能产生自制造容差、设计限制(例如线长度变化)、以及依赖时间的效应，如依赖于数据的跳变(jitter)(码间子干扰)，时钟跳变以及噪声。
再有，人们期望数据同步地分发。就是说，期望数据在预先确定的系统时钟周期上被分发。如果数据的分发比预期的要早或迟，便可能发生错误。
在一个波动流水线接口中，所做的时序分析更加复杂，因为快路径和慢路径同等重要。数据有效区间，即数据能被有效取样的时间间隔，被缩短了，因为把源装置(或者说发送装置)与一个或多个接收装置耦合起来的快路径和慢路径之间的时间差增大了。如果快路径和慢路径之间的时间差变得如总线时钟周期那样大，便会失掉同步。再有，取样时钟的偏斜可能进一步减小数据有效区间。随着总线接口速度的增大，需要快路径和慢路径之间的定时变化更小，于是时钟偏斜约束变得更加严重。然而，时钟偏斜和定时变化的控制可能受到数据处理系统的布局所造成的物理约束的限制。所以，在本领域需要方法和装置能在接口的接收装置端对数据进行去偏斜，并增大数据能在期间被可靠取样的时间。
本发明的一个目的是提供一种技术，它能缓解上述缺陷。
发明内容
根据本发明，我们提供一个接口装置，包含多个延时装置，每个装置可被操作以接收相应的数据信号，每个延时装置有一个可预选的延时时间，并在所述预选延时时间之后输出所述数据信号；以及与所述多个延时装置耦合的电路，可操作用于设置每个可预选的延时时间，每个预选延时时间被设置，以响应每个数据信号所对应的到达时间。
还是根据本发明，我们提供一种在接口中动态的波动流水线传送的方法，包括把多个数据信号中每个数据信号的到达边缘设置成对应于所述多个数据信号中最迟到达的数据信号的到达边缘的步骤。
上文中已相当广泛地概述了本发明的特点和技术优点，以便能更好地理解下文中对本发明的详细描述。下面将描述本发明的其他特点和优点，这些构成本发明权利要求的主题。
附图简述为了更完全地理解本发明及其优点，现在参考下文中结合附图进行的描述，这些附图是
图1以方框图形式显示根据本发明一个实施例的数据处理系统；图2以方框图形式显示根据本发明的一个动态波动流水线接口的实施例；换设置到所述最迟到达的数据信号的到达边缘的步骤包含如下步骤比较所述数据信号，并当所述数据信号包含第一预先确定的值集时输出第一预先确定的输出信号值，当所述数据信号子集有第二预先确定的值集时输出第二预先确定的输出信号值，这里所述数据信号子集采取所述第一和第二预先确定的值集之一，以响应所述到达时间；对所述时钟信号延时一个预先确定的延时时间增量，以响应所述第一输出信号值；以及重复所述比较和延时步骤，这里所述重复步骤因响应所述第二输出信号值而终止。14.权利要求11的方法，这里所述对每个数据信号延迟一个预选时间延时的步骤包含如下步骤比较所述数据信号，并当所述数据信号包含第一预先确定的值集时输出第一预先确定的输出信号值，当所述数据信号子集有第二预先确定的值集时输出第二预先确定的输出信号值，这里所述数据信号子集采取所述第一和第二确先确定的值集之一，以响应所述到达时间；对所述第一数据信号延迟一个预先确定的延时时间增量，以响应所述第一输出信号值；重复所述比较和延时步骤，这里所述重复步骤因响应所述第二输出信号值而终止；使所述第一数据信号的延时减小一个延时时间增量；以及对下一个数据信号重复所述比较、延时、重复和减小步骤，这里所述对下一个数据信号的重复步骤因响应所述多个数据信号中的最后一个数据信号而终止。
15.权利要求9的方法，这里每个数据信号有一个预先确定的数据值图案。
16.权利要求10的方法，这里所述调节时钟相位的步骤包含如下步骤确定所述数据窗口的较迟侧边；确定所述数据窗口的较早侧边；以及把所述时钟的一个预先确定的转换设置到所述较早和较迟侧边的平均位置。
17.权利要求16的方法，这里所述确定较迟侧边的步骤包含如下步骤比较所述数据信号，并当所述数据信号包含第一预先确定的值集时输出第一预先确定的输出信号值，当所述数据信号子集有第二预先确定的值集时输出第二预先确定的输出信号值，这里所述数据信号子集采取所述第一和第二预先确定的值集之一，以响应所述到达时间；对所述时钟信号延时一个预先确定的延时时间增量，以响应所述第一输出信号值；重复所述比较和延时步骤，这里所述重复步骤因响应所述第二输出信号值而终止；以及确定代表当前延时时间的数据值，以响应所述第二输出信号值，所述代表当前延时的数据值对应于所述较迟侧边。
18.权利要求16的方法，这里所述确定较早侧边的步骤包含如下步骤比较所述数据信号，并当所述数据信号包含第一预先确定的值集时输出第一预先确定的输出信号值，当所述数据信号子集有第二预先确定的值集时输出第二预先确定的输出信号值，这里所述数据信号子集采取所述第一和第二预先确定的值集之一，以响应所述到达时间；对所述时钟信号的延时时间减小一个预先确定的延时增量，以响应所述第一输出信号值；重复所述比较和减小步骤，这里所述重复步骤因响应所述第二输出信号值而终止；以及确定代表当前延时时间的数据值，以响应所述第二输出信号值，所述代表当前延时的数据值对应于所述较早侧边。
19.权利要求17的方法，这里所述代表当前延时时间的数据值包含一个计数。
20.权利要求18的方法，这里所述代表当前延时时间的数据值包含的数据，与总线时钟208一起，由芯片202中的接口200接收。应该理解，其后对数据接收单元232的描述同样适用于由芯片202接收来自芯片204的数据。
现在参考图3，图中示意性显示了到达芯片204输入端的数据222的时序图。虽然将针对数据222描述其时序，但接口200是双向的，所以会理解，类似的时序图同样会适用于从芯片204到芯片202的数据传输。第一数据信号，即数据302，在由芯片202和204之间路径上的有限传输时间产生的标称延迟之后到达。图3中所示数据302在基准时间To到达。第二数据信号，即数据304，其延迟长于数据信号302的延迟，相对于基准时间的延迟量为Ts，它将取作数据总线222上的多个延迟数据信号中的最大延迟。类似地，第三数据信号，即数据306，其延迟小于标称值并早于数据302到达。数据306显示出到时比其准值To早Tf。为了下文中描述数据接收单元232的操作，Tf将取作代表数据总线222上多个早到数据信号中最早一个的到达时间。数据偏斜可能产生于多个来源，包括制造容差，设计限制(如线长度的变化)以及依赖时间的效应，例如依赖数据的跳变(码间干扰)，时钟跳变以及噪声。(在图3中)，基准是相对于传输中心显示的，这是为了在示意性时序图中易于显示。本领域普通技术人员将会理解，可以用其他预先确定的稳态值百分比来规定有效传输。
在I/O时钟236的一个边缘数据被寄存到接收装置中，如芯片204。在没有数据偏斜的情况中，数据可被捕获到一个宽度为I/O时钟236周期的数据有效窗口中。数据偏斜使数据有效窗口宽度Tw减小，其尊小量为Tf和Ts之和。
为了恢复数据有效窗口的宽度。根据本发明的接口200向数据接收单元232输入多个数据信号，如图4中所示。数据由接收器230暂存并耦合到一个可编程延时线，即延时线406至408之一。可编程延时线406至408在输入到延时线的相应数据信号中提供预选的延时量。接收最迟到达的数据信号的延时线(对应于图3中的数据304)被编程为零延时。(应该理解，任何电路有一个最小传输时间。零延时应进一步理解为相对于任何这种最小传播时间的延时为零。)这样，如果例如在图4中数据402对应于图3中的数据304，延时线408被编成为零延时。接收其他数据信号的延时线被编程为延时增量，这里接收的数据信号有最早到达时间(对应于图3中的数据306)的延时线被编程为最长延时。这样，如果例如在图4中数据线408对应于最早到达的数据信号，则延时线408被编程为有最长延时值。这样，输入到芯片204的全部数据信号，即数据402至数据404，被去偏斜至最迟到达的数据信号。虽然已结合单个数据信号显示和描述了图4所示本发明的实施例，但应该理解，本发明的原理可以应用于多组数据信号，如数据字节或其他这种数据信号分组。这样的替代实施例将在本发明的精神和范围内。
通过初始化对位过程(IAP)，延时线406至408被编程以具有它们的预选延时值。可以在装有动态波动流水线接口200的数据处理系统100被加电或复位时进行IAP。在本发明的一个实施例中，IAP可由来自图1中CPU110的一个信号控制。在IAP中，通过认定IAP方式选择240经由数据总线222发送一个预先确定的同步(sync)图案(pattern)，从而由MUX228输出这个预先确定的同步图案。该同步图案在构成数据总线222和所有数据信号上发送。
该同步图案被捕获到寄存器412至414中，它们接收延时线406至408的输出。输入到寄存器412至414的数据被锁定在I/O时钟236的一个边缘上，该时钟是经由缓存器234从总线时钟206提取的。I/O时钟236在数据接收单元232中的延时线410中被延时。被延时的I/O时钟在缓存器416中被再加能并提供给寄存器412至414。
对延时线410以及延时线406至408的控制是经由状态机418进行的。在IAP过程中。状态机418响应同步图案被捕获到寄存器412至414中，以调节每个延时线406至408中的可编程延时。
输出420-422被耦合到数据比较逻辑424的相应输入端。适当的同步图案允许在没有任何数据偏斜的情况下同步数据捕获具有无混淆的分辨力。一个这种图案构成数据值序列“100010001000”。这一序列是周期性的，其周期性为4个I/O时钟周期，并与一有弹性的接口一起使用，该弹性接口的弹性为4个时钟周期。一种弹性接口是待决的被共同授予的美国专利申请的主题，该专利申请题为“弹性接口装置及其方法”，它已被纳入这里作为参考。也可以实现其他同步图案，只要这种同步图案允许同步数据捕获具有无混淆的分辨力。例如，可以实现另一种同步图案，它为上述数据值序列的补码。现在将结合状态机408的操作描述延时线406至408以及410中延时的选择。
现在参考图5A，图中显示通过状态机418选择延时的方法。在步骤502，通过在延时线410中选择适当的延时，使I/O时钟调节到最后一个到达的数据信号。还将结合图5B和5C进一步讨论步骤502。在步骤504中数据信号被去偏斜，将结合图5D和5E进一讨论这一步骤。在步骤508中，I/O时钟取样点被调节。下文中将结合图5F和5G进一步讨论步骤508。
现在参考图5B，图中显示I/O时钟延时步骤502的流程图。在步骤512中，如先前描述的那样，以发送同步图案来启动IAP。在步骤514中，图4中的状态机418确定锁定在寄存器412至414中的与相同数据信号对应的同步图案，对于上面描述的同步图案示例，它是值“1”。状态机418通过确定设置-复位(S-R)触发器428的输出426是否已被复位，来确定是否已锁定这同一数据信号。S-R触发器的输出426由数据比较逻辑424控制，它检测失去比较(miscompare)的情况并认定它的佃出430以对此作出响应。为响应数据比较逻辑424的每个输入端421至423处出现相同数据信号的情况，输出430被取反，从而使S-R触发器复位。由延时的I/O时钟411使数据比较逻辑424被选通，从而在数据比较逻辑424的输出端430上建立一输出信号，以响应数据锁定在寄存器412至414中。一个与正逻辑实现相对应的数据比较逻辑424的实施例可以形成输入端421至423上信号和从延时时钟411导出的选通脉冲的逻辑NAND(“与非”)。另一种作法是，与负逻辑实现相对应的实施例输入端421至423上信号和从延时时钟411导出的选通脉冲的逻辑OR(“或”)。这一实施例将对应于上面讨论的补充同步图案。
通过在延时I/O时钟411的多个周期上取样同步图案，可以减小在延时线406至408以及410中设置延时的统计涨落。延时I/O时钟411使计数器432增量。在预定的延时I/O时钟周期数K之后，计数器432认定输出434，然后计数器432退回(roll over)。计数器432的输出端434与S-R触发器428的复位输入端436耦合，从而使输出端426复位。然后可进行下一个同步图案/失去比较检测序列。如果在任何取样中检测到失去比较，则S-R触发器被设置。
现在回到图5B，如果在由整数值K确定的取样周期期间，数据比较逻辑424的全部输入端421至423有相同的数据信号，则步骤514遵循“是”路径，于是方法500进入步骤504。在这种情况中，由于在延时线406至408中尚未设置延时，图5C中示意性显示的时序是有代表性的。通过延时线410已使I/O时钟236延时一个量Td，这里边缘t1是在由时间间隔Tw代表的数据有效窗口之内。
初始时，延时时间Td可以是零，这里边缘To位于数据有效窗口的外部，边缘To把值“1”锁定在接收数据306的寄存器412至414之一当中，把值“O”锁定在接收数据302和304的寄存器中。一个“失去比较”造成了。然后，数据比较逻辑424的输出430被认定，而S-R触发器428的输出426被设置。结果，在图5B中的步骤514中，“否”分支被遵循。在步骤516中，状态机418通过延时线410增大延时。
由状态机418在计数方向438上向双向计数器440发送一个“上升”信号。当计数器432达到由整数值K确定的计数终点时，计数器440对其计数增量，以响应计数器432认定输出434。在双向计数器440中包含的计数被提供给延时控制442。延时控制442对计数解码并向延时线410提供一个相应的控制信号444，从而使延时线410以预先确定的时间增量来增大延时时间Td。(可在本发明中使用的一个可编程延时线410是一个待决的共同拥有的美国专利申请的主题，该专利申请题为“可编程延时闭锁环”，这里纳入作为参考。)然后，I/O时钟延时步骤502转向步骤514。
如果在步骤514中被增加的Td值足以把边缘t1置于数据有效窗口中，那么步骤514遵循上述“是”分支。否则，在步骤516中再次增大通过延时线410的延时，于是I/O时钟延时步骤502通过步骤514和516循环，直至边缘t1落入数据有效窗口为止。然后，状态机418进入步骤504，在其中使数据去偏斜。
在图5D中详细描述了数据去偏斜步骤504。在步骤504中，多个延时线406至408被编程。在步骤518，选定与第一数据信号对应的第一延时线供进行编程。(这可能对应于被初始化为第一个值的脚标j，这第一个值可以是零)。在步骤520中，进行数据比较。在步骤520中的数据比较与图5B中步骤514的数据比较的进行方式完全相同，所以这里不再详细描述。
如果所有数据都处于同步状态，则在步骤522中，在与第j个数据信号对应的第j个延时线中设置一个延时增量。请注意，在开始时，由于I/O时钟调节步骤502，在步骤520中将遵循“是”分支。在步骤522中对延时增量之后，再次进行数据比较步骤520。然后数据去偏斜步骤504在步骤520和522之间循环，直至失掉数据同步，于是步骤520取“否”分支，在那里，在步骤524中，在第j个数据信号中的延时被减小一个延时增量。这样，第j个数据信号可以与I/O时钟相位对齐。
通过再次参考图5C，可对此有进一步的理解。例如，首先假定在步骤520和522中第j个数据信号是最迟到达的数据信号，即数据304。于是，对相应的延时线增加第一延时增量将移动数据304，从而使它的边缘t2发生在延时的I/O时钟411的边缘t1之后。然后，在步骤520中，数据比较遵循“否”分支到达步骤524，在那里去掉了在步骤522中添加的一个延时增量。这样，对最后到达的数据信号，没有添加额外的延时。这是数据去偏斜步骤504所希望的操作，因为最后到达的数据信号可以是对所有其他数据信号进行去偏斜所用的参照。
类似地，现在再用举例来考虑步骤520和522对最早到达的数据信号，即图5C中的数据306，所进行的操作，对于最早到达的数据信号，通过重复循环穿过步骤520和522，在其相应的可编程延时线中增加多个延时增量，直至其边缘t3在时间上移动到延时的I/O时钟411的边缘t1之后。然后，正如先前针对数据304所描述的那样，数据准备步骤520遵循“否”分支到达步骤524，在那里可编程延时被减小一个延时增量，于是边缘t3与延时的I/O时钟411的边缘t1对齐。
在对第j个数据信号去偏斜之后，在步骤526中，数据去偏斜步骤504确定是否所有数据信号延时都已被编程。如果不是，则去偏斜步骤504在步骤527进入下一个延时线，并返回步骤520。在所有延时线都已被调节之后，所有数据信号与延时的I/O时钟411的边缘t1对齐，如图5E的时序图中示意性显示的那样，于是去偏斜步骤504进入方法500的步骤506。
在时钟取样点调节步骤506中，延时的I/O时钟411边缘t1可以被调节到数据有效窗口的中央。虽然在发送时时钟边缘可能在中央，但由于路径延迟差别、噪声等的影响，它在接收器处可能是被偏斜的。取样点调节步骤506对时钟信号进行去偏斜。参考图5F，在步骤528中，进行数据比较。开始时，由于数据去偏斜步骤506、使数据比较步骤526遵循“是”分支进行步骤540，而在步骤530中，在延时线410中编程的时间延时增加一个时间延时增量。然后，时钟取样点调节步骤506转到步骤528，在那里再次进行数据比较。然后，I/O时钟调节步骤506通过步骤528和530进行循环，直至在数据比较步骤528中造成数据失去比较为止，表明延时的I/O时钟411的延时时钟边缘t1(记为t1′)已跳过图5G中数据有效窗口的较迟侧边t1。然后，数据比较步骤528遵循“否”分支，并在步骤532中存储计数器440中的计数。
然后，I/O时钟取样调节步骤506确定数据有效窗口的较早侧边。在步骤534中，延时线410中的延时减小一个时间延时增量。在步骤536中，进行数据比较。因为在步骤534中边缘t1′已被移回到数据有效窗口中，所以数据比较536遵循它的“是”分支，而在延时线410中编程的延时再减小一个延时增量。然后，时钟取样调节步骤506通过步骤536和538循环，直至数据比较步骤536中的数据比较给出失去比较(miscompare)信号。这表明图5G中的延时I/O时钟411的边缘t1已达到早于数据有效窗口的较早侧边te。延时I/O时钟411的这一变换用t1″表示。然后，数据比较步骤536遵循“否”分支，并在步骤540中存储计数器440中的较早侧边计数。
在步骤542中，延时I/O时钟411的相位设置成数据有效窗口的较早侧边和较迟侧边的平均值处。这在图5G中对应于延时I/O时钟411曲线的实线部分，在边缘t1″处。然后延时I/O时钟取样调节步骤506进入步骤508，于是方法500退出IAP方式。
这里描述的实施例中展现的装置和方法提供了一种动态波动流水线接口。到达该接口的多个数据信号被彼此相对去偏斜，补偿各数据信号之间的道跟踪(tracking)差、I/O时钟和数据信号之间的路径差。以及数据信号之间的设计容差，例如芯片连线、模块连线和插件板连线。结果，数据信号区间的宽度被增大。
该接口进一步调节取样时钟，使得取样点基本上处在数据有效区间的中央，从而使I/O时钟和数据之间的路径差、模块连线差及插件板连线差可以得到补偿。
权利要求
1.一种接口装置，包含多个延时装置，每个装置可被操作以接收相应的数据信号，每个延时装置有一个可预选的延时时间，并在所述预选延时时间之后输出所述数据信号；以及与所述多个延时装置耦合的电路，可操作用于设置每个可预选的延时时间，每个预选延时时间被设置，以响应一个到达时间。
2.权利要求1的装置，这里所述数据信号中的第一个包含一个时钟信号。
3.前述任何一个权利要求的装置，这里所述可操作设置每个预选延时时间的电路包含数据比较逻辑，可操作用于接收所述数据信号的一个预先确定的子集，并在所述数据信号子集包含第一预先确定的值集时输出第一预先确定的输出信号值，在所述数据信号子集有第二预先确定的值集时输出第二预先确定的输出信号值，这里所述数据信号子集采取所述第一和第二预先确定的值集之一，以响应所述伴随的到达时间；以及可操作修改所述预选延时时间的电路，以响应所述第一和第二预先确定的输出信号值。
4.权利要求3的装置，这里所述第一预先确定的值集所包含的每个值是相同的，而所述第二预先确定的值集所包含的第一成员和第二成员是不同的值。
5.权利要求3的装置，这里所述可操作修改所述预选延时时间的电路包含一个状态机，可操作修改所述预选延时时间，以响应所述第一和第二输出信号值。
6.权利要求5的装置，这里所述可操作修改所述预选延时时间的电路进一步包含一个计数器，可操作接收来自所述状态机的指示信号，所述计数器可操作输出一个计数信号，以确定一个延时时间增量个数，用于修改所述预选延时时间，这里所述延时时间增量有一个预先确定值。
7.权利要求6的装置，这里所述可操作修改所述预选延时时间的电路进一步包含延时控制电路，该电路可操作接收所述计数信号，并向所述多个延时装置中的每一个输出一个控制信号，这里所述控制信号可操作修改所述预选延时时间。
8.权利要求3的装置，这里所述修改预选延时时间以响应所述第一和第二预选确定的信号的电路包含一个存储装置，有一输入端与所述比较逻辑耦合，所述存储装置的逻辑状态可操作用于进行设置以响应所述第一预先确定的信号，和用于进行复位以响应所述第二预先确定的信号；一个计数器，与所述存储装置耦合，可操作用于在预先确定的计数过后复位所述存储装置；以及一个电路，可操作接收所述存储装置的逻辑状态并修改所述预选延时时间以响应所述逻辑状态。
9.在一接口中的动态波动流水线传送方法，包含把多个数据信号中每个数据信号的到达边缘置成对应于所述多个数据信号中最迟到达的数据信号的到达边缘的步骤。
10.权利要求9的方法，进一步包含调节时钟相位的步骤，这里所述时钟的一个预先确定的转换基本上落在一数据窗口的中央。
11.权利要求9或10的方法，这里所述设置所述多个数据信号到达边缘的步骤包含如下步骤确定所述最迟到达的数据信号；以及使每个数据信号延时一个预选的时间延时，所述预选时间延时是响应每个到达边缘的相应到达时间而设置的。
12.权利要求11的方法，这里所述确定最迟到达的数据信号的步骤包含把时钟信号的一个预先确定的转换设置到所述最迟到达的数据信号的到达边缘的步骤。
13.权利要求12的方法，这里所述把时钟信号的一个预先确定的转换设置到所述最迟到达的数据信号的到达边缘的步骤包含如下步骤比较所述数据信号，并当所述数据信号包含第一预先确定的值集时输出第一预先确定的输出信号值，当所述数据信号子集有第二预先确定的值集时输出第二预先确定的输出信号值，这里所述数据信号子集采取所述第一和第二预先确定的值集之一，以响应所述到达时间；对所述时钟信号延时一个预先确定的延时时间增量，以响应所述第一输出信号值；以及重复所述比较和延时步骤，这里所述重复步骤因响应所述第二输出信号值而终止。
14.权利要求11的方法，这里所述对每个数据信号延迟一个预选时间延时的步骤包含如下步骤比较所述数据信号，并当所述数据信号包含第一预先确定的值集时输出第一预先确定的输出信号值，当所述数据信号子集有第二预先确定的值集时输出第二预先确定的输出信号值，这里所述数据信号子集采取所述第一和第二确先确定的值集之一，以响应所述到达时间；对所述第一数据信号延迟一个预先确定的延时时间增量，以响应所述第一输出信号值；重复所述比较和延时步骤，这里所述重复步骤因响应所述第二输出信号值而终止；使所述第一数据信号的延时减小一个延时时间增量；以及对下一个数据信号重复所述比较、延时、重复和减小步骤，这里所述对下一个数据信号的重复步骤因响应所述多个数据信号中的最后一个数据信号而终止。
15.权利要求9的方法，这里每个数据信号有一个预先确定的数据值图案。
16.权利要求10的方法，这里所述调节时钟相位的步骤包含如下步骤确定所述数据窗口的较迟侧边；确定所述数据窗口的较早侧边；以及把所述时钟的一个预先确定的转换设置到所述较早和较迟侧边的平均位置。
17.权利要求16的方法，这里所述确定较迟侧边的步骤包含如下步骤比较所述数据信号，并当所述数据信号包含第一预先确定的值集时输出第一预先确定的输出信号值，当所述数据信号子集有第二预先确定的值集时输出第二预先确定的输出信号值，这里所述数据信号子集采取所述第一和第二预先确定的值集之一，以响应所述到达时间；对所述时钟信号延时一个预先确定的延时时间增量，以响应所述第一输出信号值；重复所述比较和延时步骤，这里所述重复步骤因响应所述第二输出信号值而终止；以及确定代表当前延时时间的数据值，以响应所述第二输出信号值，所述代表当前延时的数据值对应于所述较迟侧边。
18.权利要求16的方法，这里所述确定较早侧边的步骤包含如下步骤比较所述数据信号，并当所述数据信号包含第一预先确定的值集时输出第一预先确定的输出信号值，当所述数据信号子集有第二预先确定的值集时输出第二预先确定的输出信号值，这里所述数据信号子集采取所述第一和第二预先确定的值集之一，以响应所述到达时间；对所述时钟信号的延时时间减小一个预先确定的延时增量，以响应所述第一输出信号值；重复所述比较和减小步骤，这里所述重复步骤因响应所述第二输出信号值而终止；以及确定代表当前延时时间的数据值，以响应所述第二输出信号值，所述代表当前延时的数据值对应于所述较早侧边。
19.权利要求17的方法，这里所述代表当前延时时间的数据值包含一个计数。
20.权利要求18的方法，这里所述代表当前延时时间的数据值包含一个计数。
21.包括一个接口的数据处理系统，包含一个中央处理单元(CPU)；一个与所述CPU耦合的接收装置，可操作从所述CPU接收至少一个数据信号，所述接收装置包括一个数据接收单元，所述数据接收单元包含权利要求1-8中任何一个的接口装置。
全文摘要
实现了动态波动流水线接口装置和方法。从发送电路接收的数据信号在被寄存到接收装置中之前经由对应于每个信号的可编程延时装置进行延时。在每个延时装置中的可编程延时是根据一个初始化过程设置的,从而使每个信号按照最迟到达的信号去掉偏斜。于是,控制数字信号锁定的输入/输出(I/O)时钟的相位被调节,从而使锁定变换基本上处于数据有效窗口的中央。
文档编号G06F13/42GK1342289SQ0080464
公开日2002年3月27日 申请日期2000年3月3日 优先权日1999年3月5日
发明者丹尼尔·M·德勒普斯, 弗兰克·D·福莱欧勒, 克文·C·高尔 申请人:国际商业机器公司