专利名称：降低不同总线共同布局产生的串音效应的结构及方法
技术领域：
本发明提供一种用来降低串音效应(Crosstalk)的结构，特别是一种于一不同总线共同布局结构中，利用不工作的总线当防护线，以降低串音效应的结构。
背景技术：
每当硬件规格新旧交替时，市面上总会有过渡性的产品出现，如驱动超快传输速率(SDR)及驱动双倍传输速率(DDR)存储器规格共存的电路板，实际的其中一例请见2001年天烽科技(2theMax)所推出型号为2theMax 8K7A+的主机板。为了要使新旧规格相容及节省成本，各家厂商无不用尽脑汁去设计。因此再以计算机上的存储器配备为例，当DDR II这个新世代存储器规格出现时，厂商为了抢下市场，一定会设计过渡产品，使DDR I及DDR II能够共存在同一主机板上，但在将这些两种甚至两种以上不同规格的硬件及对应的总线共同布局于同一电路板上时，对于出现的串音效应(cross talk)就必须找到有效但不能增加过多成本的方法来解决。许多的公知技术在一般非不同总线共同布局的电路结构中都已公开了关于“接地屏蔽(Ground Shielding)”的技术特征，概略而言，就是让多条接地线路穿插于有信号传输的信号线中，让信号与信号间尽量存在着接地线，以减低信号间互相干扰的情形，以此提供信号的清晰度，例如Kwong等人提出的US Patent No.6,444,922，“Zerocross-talk signal line design”即利用在电路板上每条信号线的两侧都刻以一可视为地线的细槽，以在每条信号线的周围形成一金属屏蔽(metal shield)，且必须自信号线的信号接收端至结束端都有周密的保护。上述的公知技术面临的最大问题是成本过高，在成本控管严格的不同总线共同布局的电路结构中就更不适用，但若将信号线之间的距离加大，又会造成电路板面积不敷满足使用。
请见图1及图2，图1及图2分别为DDR I及DDR II在主机板上布局结构的示意图。结合图1与图2后即可视为公知一不同总线共同布局结构的示意图，请注意，图1与图2只是以DDRI及DDRII两种规格为共同布局的实施例，其他种类的硬件规格在共同布局上的原理亦相近。先请见图1，图1实施例中的DDR I布局结构10包含一具有接地层(Ground Layer)的电路板12、多个插槽(Slot)14、以及多条总线(BUS)16，在图1中为说明原理，只显示一条总线16及两个插槽14。多个插槽14可用来以可卸(Detachable)的方式容纳多个对应的DDRI接口装置，而总线16电连接到插槽14，用来传输信号及数据。于总线16的终端且在插槽14之后连接一个电阻Rtt并接到一电压Vtt，用来作为阻抗匹配(Impedance Match)以消除反射波，并可加速信号上升或下降的时间，增加数据存取的速度。在图2实施例的DDR II布局结构20中亦包含一具有接地层的电路板22、多个插槽24、以及多条总线26，且同理只显示一条总线26及两个插槽24，请注意，首先图1 DDR I布局结构10使用的电路板12及图2DDR II布局结构20使用的电路板22为同一电路板，且DDR I布局结构10的多条总线16与DDR II布局结构20的多条总线26交替布局于该同一电路板上，因此，结合图1与图2后可视为公知一不同总线共同布局结构；再者，原本图1 DDR I布局结构10中另外包含的电阻Rtt在DDR II布局结构20中被组合到整个结构中，一来更有效地消除反射波噪声，二来也使信号的上升或下降时间更快，达到更佳的数据存取的速度。
请继续同时参阅图1及图2，DDR I布局结构10及DDR II布局结构20都各自包含一DDR I控制器(Controller)18及DDR II控制器28，分别用来控制二结构的操作。在图1的DDR I布局结构10操作时，公知技术的DDR II布局结构20的DDR II控制器28会电连接到电路板22的接地层，完成接地，但由于DDR II布局结构20的多个(2个)插槽24并没有接地，在简易的电子电路概念下变成类似“天线”般的功能，除了会接收来自DDR I布局结构10的总线16所传递的部分信号，亦会发射相关电磁波信号干扰邻近的DDR I布局结构10的总线16所正在传送的信号。反之亦然，当DDR II布局结构20在工作时，未完整接地的DDR I布局结构10会对真正传送的信号造成干扰，造成严重的串音效应。
发明内容
因此本发明的主要目的在于一种可降低串音效应的结构，用于一不同总线共同布局结构中，利用不工作的总线当防护线，以降低相邻信号间的串音干扰，以解决上述问题。
本发明的一目的为提供一种用来降低串音效应(Crosstalk)的结构，其包含有一电路板，其包含一接地层(Ground Layer)；以及多个接口模块，设置于该电路板上，其中不能同时有两个以上的接口模块同时工作，每一接口模块都包含有多个插槽(Slot)，用来以可卸(Detachable)的方式容纳多个对应的接口装置；以及多条总线(BUS)，电连接到该多个插槽，用来传输信号及数据，其中当该接口模块未工作时，该对应的多条总线电连接接到该电路板的接地层；其中该多个接口模块的多条总线交替布局于该电路板上。
本发明的另一目的为提供一种于一不同总线共同布局结构中用来降低串音效应(Crosstalk)的方法，该不同总线共同布局结构包含有多条不同种类的总线，用来传输不同种类的信号及数据，该方法包含有下列步骤将该多条不同种类的总线交替布局于一电路板上；于同一时间内只使用同一种类的总线传输信号及数据；以及将未传输信号及数据的总线的两端点都电连接到该电路板的一接地层。
本发明的又一目的为提供一种用来降低串音效应(Crosstalk)的不同总线共同布局结构，其包含有一电路板，其包含一接地层(Ground Layer)；以及二接口模块，设置于该电路板上，包含有第一接口模块以及第二接口模块，其中该二接口模块不能同时工作，每一接口模块都包含有一控制器(Controller)，用来控制该接口模块的操作，该控制器包含有一金属氧化物半导体电路，用来将该控制器在一预设电压及一接地电压之间切换，其中当该接口模块未工作时，该金属氧化物半导体电路将该控制器切换连接到该接地电压；多个插槽(Slot)，用来以可卸(Detachable)的方式容纳多个对应的接口装置；以及多条总线(BUS)，电连接到该多个插槽，用来传输信号及数据，其中当该接口模块未工作时，该对应的多条总线电连接接到该电路板的接地层；其中该二接口模块的多条总线交替布局于该电路板上。
图1为公知DDR I布局结构的示意图。
图2为公知DDR II布局结构的示意图。
图3为本发明DDR I及DDR II布局结构的总线共同布局于一电路板的一实施例的示意图。
图4为图3实施例于实际布局时的一实施例的示意图。
图5为图3实施例的一方法流程图。
图6为图5方法的一步骤的一实施例的示意图。
图7为图5方法的另一步骤的一实施例的示意图。
附图符号说明10、30 DDRI布局结构 12、22、32电路板14、34 DDRI插槽 16、36 DDRI总线18、38 DDRI控制器 20、40 DDRI布局结构24、44 DDRII插槽 26、46 DDRII总线28、48 DDRI控制器 35 DDRI接口装置39开关装置45 DDRII接口装置47终端接地卡具体实施方式
本发明所公开的用以降低串音效应的结构主要适用于一不同总线共同布局结构中，也就将两种或两种以上不同规格但功能相近的硬件及对应的总线共同布局于同一电路板上的结构，请见图3，图3为两种不同规格但功能相近的硬件(存储器)及对应的总线共同布局于同一电路板上的结构的示意图，本实施例沿用图1及图2公知技术以DDR I及DDR II在电路板上布局结构为范本。请见图3，图3实施例中包含两个接口模块30、40，设置于一电路板32上，请注意这两个接口模块30、40不能同时工作，且如前述，这两个接口模块30、40分别设为DDR I布局结构30以及DDR II布局结构40。DDR I及DDR II布局结构30、40共同使用一具有接地层的电路板32，DDRI及DDR II布局结构30、40分别各自包含多个插槽34、44以及多条总线36、46，在图3中因为说明原理方便，DDR I及DDR II布局结构30、40分别各自只显示一条总线36、46及两个插槽34、44。先看DDR I布局结构30，其二插槽34可用来以可卸(Detachable)的方式容纳二个对应的DDR I接口装置35，而总线36是连接二插槽34，用来传输信号及数据。DDR I布局结构30还包含一DDR I控制器38，用来控制该接口模块30，也就是DDR I布局结构30的操作，DDR I控制器38包含有一金属氧化物半导体电路，由一P型通道金属氧化物半导体(PMOS)及一N型通道金属氧化物半导体(NMOS)组成，用来将该控制器在一预设电压Vt及一接地电压之间切换，另外于总线36的终端且在插槽34之后连接一开关装置(Switch)39，用来将DDRI接口装置35的总线36的端点在一预设电压Vtt及一接地电压之间切换，而原先于图1公知实施例中用来作为阻抗匹配的电阻Rtt即包含于开关装置39中。接着请见DDR II布局结构40，其亦包含多个插槽44、以及多条总线46，与DDR I布局结构30同理只显示一条总线46及用来容纳对应的DDR II接口装置45两个插槽44，DDR II布局结构40亦包含一DDR II控制器48，用来控制该接口模块40，也就是DDR I布局结构40的操作，DDR II控制器48仍利用一金属氧化物半导体电路将DDR II控制器48在一预设电压Vt及一接地电压之间切换。
请注意，首先如前所述，图3 DDR I布局结构30及DDR II布局结构40使用同一电路板32，且DDR I布局结构30的多条总线36与DDR II布局结构40的多条总线46交替布局于此同一电路板32上，请见图4，图4为图3一实际实施例的示意图。当DDR I布局结构30在工作时，DDR I布局结构30的多的总线36会传输信号及数据，但由于这两种结构的多条总线36、46交替布局于同一电路板32上，DDR I布局结构30的总线36所正在传送的信号会干扰到相邻的DDR II布局结构40的总线，然后相关的电磁波又会借着总线36的传递而干扰到其余邻近的正在传送信号的总线36，同理，当DDRII布局结构40在工作时亦会产生相似的干扰，利用本发明上述的实施例结构，利用接地屏蔽(ground shielding)的方式来改善串音效应的原理如下述，并请见图5，图5为图3实施例的一方法流程图步骤100将DDR I及DDR II布局结构30、40的多条不同种类的总线36、46交替布局于电路板32上；步骤101于同一时间内只使用对应于DDR I或DDR II同一种类的总线传输信号及数据，即两个接口模块30、40不能同时工作；步骤102当DDR I布局结构在工作时，将DDR II布局结构40的总线46的两端点都电连接到电路板32的一接地层，以降低DDR I总线36之间信号串音效应；步骤103当DDR II布局结构在工作时，将DDR I布局结构30的总线36的两端点都电连接到电路板32的一接地层，以降低DDR II总线46之间信号串音效应；请见图6，图6为步骤102的一实施例的示意图。当DDR I布局结构30在工作时(即插槽34装设上对应的DDR I接口装置35)，DDR I布局结构30的开关装置39切换连接到预设电压Vtt，而未工作的DDR II布局结构40中最靠近总线46终端的插槽44是装设上一终端接地卡(Terminator Card)47，用来将此插槽44电连接到电路板32的接地层，同时DDR II控制器48的金属的氧化物半导体电路将DDR II控制器48切换连接到接地电压(P型通道金属氧化物半导体关断及N型通道金属氧化物半导体导通)，使DDR II布局结构40在电路板32上的走线全部接地，且因终端接地卡是装设在总线46的终端的插槽44，使得此传送信号的总线46的信号接收端至结束端都能完整的全部接地，形成防护线以隔绝串音噪声。请参阅图7，图6为步骤103的一实施例的示意图。当DDR II布局结构40在工作时(即插槽44装设上对应的DDRII接口装置45)，未工作的DDR I布局结构30的开关装置39切换连接到接地电压，同时DDR I控制器38的金属氧化物半导体电路将DDR I控制器38切换连接到接地电压(P型通道金属氧化物半导体关断及N型通道金属氧化物半导体导通)，使DDR I布局结构30在电路板32上的走线全部接地。
上述的实施例仅以两个接口模块为例(DDR I布局结构30以及DDR II布局结构40)，事实上，本发明的技术特征已一再强调，并不局限于接口模块的数目，更不限制插槽或是总线的数目，最主要在于利用相关不同总线共同交替布局于同一电路板的结构，将未传输信号及数据的总线的两端点都电连接到电路板的接地层，形成防护线以隔绝串音噪声，至于关于如何使用控制器、终端接地卡、开关模块、亦或其他方式接地，都包含在本发明的技术特征之内。如此一来，不同总线混合布局时，不用增加线距来降低串音效应，如此一来就不会增加太多的电路板面积，以降成制作成本。
上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等效变化与修改，都应属本发明的涵益范围。
权利要求
1.一种用来降低串音效应的结构，其包含有一电路板，其包含一接地层；以及多个接口模块，设置于该电路板上，其中不能同时有两个以上的接口模块同时工作，每一接口模块都包含有多个插槽，用来以可卸的方式容纳多个对应的接口装置；以及多条总线，电连接到该多个插槽，用来传输信号及数据，其中当该接口模块未工作时，该对应的多条总线电连接接到该电路板的接地层；其中该多个接口模块的多条总线交替布局于该电路板上。
2.如权利要求1所述的结构，其中至少一接口模块的多条总线的端点包含有对应于该接口模块的一开关装置，用来将该接口模块的多条总线的端点在一预设电压及一接地电压之间切换。
3.如权利要求2所述的结构，其中当该接口模块未工作时，对应于该接口模块的开关装置将该接口模块的多条总线的端点切换连接到该接地电压，以将该多条总线电连接到该电路板的接地层。
4.如权利要求1所述的结构，其中至少一接口模块的多个插槽是用来以可卸的方式设置至少一终端接地卡，用来将装设有该终端接地卡的插槽电连接到该电路板的接地层。
5.如权利要求4所述的结构，其中当该接口模块未工作时，对应于该接口模块的多个插槽是装设至少一终端接地卡，用来将装设有该终端接地卡的插槽电连接到该电路板的接地层。
6.如权利要求1所述的结构，其中每一接口模块都包含有一控制器，用来控制该接口模块的操作。
7.如权利要求6所述的结构，其中该控制器包含有一金属氧化物半导体电路，用来将该控制器在一预设电压及一接地电压之间切换。
8.如权利要求7所述的结构，其中当该接口模块未工作时，该金属氧化物半导体电路将该控制器切换连接到该接地电压。
9.如权利要求1所述的结构，其是应用于一个人计算机的一主机板及其他电路板应用结构中。
10.一种于一不同总线共同布局结构中用来降低串音效应的方法，该不同总线共同布局结构包含有多条不同种类的总线，用来传输不同种类的信号及数据，该方法包含有下列步骤将该多条不同种类的总线交替布局于一电路板上；于同一时间内只使用同一种类的总线传输信号及数据；以及将未传输信号及数据的总线的两端点都电连接到该电路板的一接地层。
11.如权利要求10所述的方法，其中该不同总线共同布局结构包含有多个不同的接口模块，其中每一接口模块是对应于每一种类的多条总线，该方法另包含有于同一时间内只有一接口模块在工作。
12.如权利要求11所述的方法，其中每一接口模块都包含有多个插槽，用来以可卸的方式容纳多个对应的接口装置；以及一控制器，用来控制该接口模块的操作，该控制器包含有一金属氧化物半导体电路，用来将该控制器在一预设电压及一接地电压之间切换；该方法另包含有下列步骤将未工作的接口模块的多个插槽中装设至少一终端接地卡，用来将装设有该终端接地卡的插槽电连接到该电路板的接地层；以及使用该金属氧化物半导体电路将未工作的接口模块的控制器切换连接到该接地电压，以将该控制器电连接到该电路板的接地层。
13.如权利要求11所述的方法，其中至少一接口模块的多条总线的端点包含有对应于该接口模块的一开关装置，用来将该接口模块的多条总线的端点在一预设电压及一接地电压之间切换。
14.如权利要求13所述的方法，其另包含使用对应于未工作的接口模块的开关装置将该接口模块的多条总线的端点切换连接到该接地电压，以将该未工作的接口模块的多条总线电连接到该电路板的接地层。
15.如权利要求10所述的方法，其中该不同总线共同布局结构是应用于一个人计算机的一主机板及其他电路板应用结构中。
16.一种用来降低串音效应的不同总线共同布局结构，其包含有一电路板，其包含一接地层；以及二接口模块，设置于该电路板上，包含有第一接口模块以及第二接口模块，其中该二接口模块不能同时工作，每一接口模块都包含有一控制器，用来控制该接口模块的操作，该控制器包含有一金属氧化物半导体电路，用来将该控制器在一预设电压及一接地电压之间切换，其中当该接口模块未工作时，该金属氧化物半导体电路将该控制器切换连接到该接地电压；多个插槽，用来以可卸的方式容纳多个对应的接口装置；以及多条总线，电连接到该多个插槽，用来传输信号及数据，其中当该接口模块未工作时，该对应的多条总线电连接接到该电路板的接地层；其中该二接口模块的多条总线交替布局于该电路板上。
17.如权利要求16所述的不同总线共同布局结构，其中该第一接口模块的多条总线的端点包含有一开关装置，用来将该第一接口模块的多条总线的端点在一预设电压及一接地电压之间切换。
18.如权利要求17所述的不同总线共同布局结构，其中当该第一接口模块未工作时，该开关装置将该第一接口模块的多条总线的端点切换连接到该接地电压，以将该第一接口模块的多条总线电连接到该电路板的接地层。
19.如权利要求16所述的不同总线共同布局结构，其中该第二接口模块的多个插槽是用来以可卸的方式设置至少一终端接地卡，用来将装设有该终端接地卡的插槽电连接到该电路板的接地层。
20.如权利要求19所述的不同总线共同布局结构，其中当该第二接口模块未工作时，该第二接口模块的多个插槽是装设至少一终端接地卡，用来将装设有该终端接地卡的插槽电连接到该电路板的接地层。
21.如权利要求16所述的不同总线共同布局结构，其是应用于一个人计算机的一主机板及其他电路板应用结构中。
全文摘要
本发明提供一种用来降低串音效应的结构，其包含有一包含一接地层的电路板以及多个接口模块。该多个接口模块设置于该电路板上，不能同时有两个以上的接口模块同时工作，而每一接口模块都包含有多个插槽以及多个总线，插槽用来以可卸的方式容纳多个对应的接口装置；多条总线电连接到该多个插槽，用来传输信号及数据，其中当该接口模块未工作时，该对应的多个总线电连接接到该电路板的接地层，另外该多个接口模块的多条总线交替布局于该电路板上。
文档编号G06F1/16GK1534432SQ03109010
公开日2004年10月6日 申请日期2003年4月1日 优先权日2003年4月1日
发明者李锦智 申请人:扬智科技股份有限公司