专利名称：具有可程序化输出入电路的芯片及在芯片上实现电路布局的方法
技术领域：
本发明提供一种具有可程序化输出入电路的芯片及在芯片上实现电路布局的方法，尤指一种仅需改变金属连接层的布局，即能使相同布局的子电路单元具有不同输出入功能的芯片及在芯片上实现电路布局的方法。
背景技术：
由半导体芯片所形成的各种电子电路，已经成为现代信息产业最重要的硬件基础之一。如何降低半导体芯片设计、制造的时间与成本，也就成为半导体厂商研发的重点之一。
如本领域人士所知，形成半导体芯片的制造流程是以半导体晶圆基底为基础，先根据芯片中各电路所需具备的电路功能来设计出电路的布局，并根据电路的布局定义出许多不同的掩膜(mask)。设计出各掩膜的布局后，再于不同的制程中，分别透过对应的掩膜以将不同的半导体材料累积形成为晶圆基底上不同的布局层(像是掺杂区、多晶硅层、氧化层或各个金属层等等)，以这些布局来组合出半导体芯片中各式各样的电路，实现芯片中各电路所应具备的电路功能。
在上述流程中，若设计或制造出来的芯片无法发挥预期的功能，就要修改芯片中各电路配置的设计，以更改各电路的电路功能。随着电路配置的变更，使得各个掩膜的布局设计也就要跟着改变或完全更新。如果需要修改的掩膜数目较多，无疑地将大幅增加芯片设计制造的时间与成本。换句话说，如果能以较少的掩膜修改就能实现出不同的电路功能，即可有效减少芯片生产的时间与成本。
请参考图1。图1所示是以一现有技术来设计、制造电路布局的示意图。如本领域人士所知，芯片中会设有核心电路及周边驱动的接口电路；核心电路负责执行芯片的主要功能，像是高速的逻辑运作等等。而接口电路中会设有各种输出入电路，以负责将核心电路运作的结果输出至芯片外，或是由芯片外接收输入信号，并缓冲、转换为核心电路适合接收的信号。像在图1的芯片10中，就设有一核心电路12以及多个输出入电路14A至14C等等，以实现接口电路的功能。
一般来说，不同种类芯片所需求的输出入功能也各不相同；即使同一芯片中，也常需要在不同的输出入压点上实现不同的输出入功能。举例来说，在某些种类的芯片中，其输出入功能会要求要具有抑噪的史密特触发(Schmidttrigger)的功能。为了满足此需求，其输出入电路的设计当然也要包括有能支持史密特触发功能的电路。在某些种类的芯片输出入功能中，则要求其输出入信号有一定的功率、电流驱动能力，或是具有一定的响应速度(像是回转率，slew rate)等等。对应地，在此类芯片中，输出入电路就要经过特殊的设计，比如在输出入电路的布局中以面积较大的掺杂区(掺杂井)来实现较高的电流驱动能力。
为了满足不同输出入功能的设计与实现，典型的常用作法是将各种所需输出输入功能建立为子电路数据库以记录各种各样的子电路单元(cell)设计，每一种子电路单元的布局设计能支持一种输出入功能，并通过不同的联机方式，激活所需不同的功能，达到可程序化选择的功能。当使用者(布局设计工程师)要实现出具有某种输出入功能的电路时，即可根据输出入功能来检索数据库，找出该种输出入功能对应的子电路单元布局设计；找到之后，就可选择具有能开启所需功能组合的联机方式，将该子电路单元的布局设计直接套用至芯片的布局设计中。图1中的例子就是用来示意此种技术实施的情形。在图1中的数据库16，即记录有各种子电路单元18A至18C的布局设计(典型的数据库可能会记录有三百种左右的布局设计)，各种子电路单元18A至18C分别以不同的布局、不同的晶体管配置来支持其所对应的输出入功能。举例来说，子电路单元18B中的晶体管可具有较大的掺杂区、较宽的信道布局配置，使其能比输出入电路18A提供更大的驱动电流；而子电路单元18C中则以较复杂的晶体管布局来支持史密特触发的功能。而各子电路单元18A至18C也分别具有传输端19A至19C等等，以提供对核心电路的连接。
假设输出入电路14A至14C所需具备的输出入功能可以分别由子电路单元18A至18C的布局设计来实现，数据库16的使用者(布局设计工程师)就可在输出入电路14A至14C中分别套用子电路单元18A至18C的布局设计，再由核心电路12分别布局联机至各个子电路单元18A至18C的传输端19A至19C，以连接核心电路12与各个输出入电路；这样即可完成芯片10中核心电路与接口电路的配置。
然而，图1的现有技术也丰在缺点；其缺点之一，就是在进行电路修改时会大幅地更动许多掩膜的设计。举例来说，若数据库16的使用者发现输出入电路14B的噪声过大而要改以噪声较低、具有抑噪功能的其它种输出入电路来实现，虽然其可以在数据库16中再次搜寻其它种类的子电路单元设计并加以套用，但随着电路布局设计的修改，各个掩膜的设计势必也要加以更动。由于图1中现有技术是在各种不同的子电路单元中以不同的晶体管布局设计来实现不同的输出入功能，而晶体管的布局本身就涉及了许多掩膜(比如定义氧化层、掺杂区、多晶硅层、金属层等等的掩膜)，故使用者一旦要改变其所选用的子电路单元，就同时要改变多个掩膜上的布局设计。这样一来，芯片设计、制造的时间与成本也就无法降低。
请参考图2。图2是另一种现有技术来实现不同输出入功能的示意图。在此种现有技术中，同样也是以数据库26中的子电路单元布局设计来实现芯片20中各种输出入电路24A至24C等等。与图1不同的是，数据库26中的各个子电路单元具有有限的程序化能力，能以单一一种子电路单元来实现出不同的输出入功能。为了要选择(即程序化)各个子电路单元实际提供的输出入功能，各个子电路单元还另外具有至少一控制端。举例来说，在数据库26中，假设子电路单元28A可选择性地支持两种不同的输出入功能；为了要决定子电路单元28A是提供哪一种输出入功能，除了与核心电路22交换资料的传输端29A之外，子电路单元28A还额外备有另一控制端27A，用来接受一程序化(programming)的控制信号。若控制端27A的控制信号符合某一第一默认值(比如其电压固定为一第一常数值时)，子电路单元28A就能提供第一种的输出入功能，比如说是提供较小的驱动电流。当控制端27A的控制信号符合另一第二默认值时(比如其电压为一第二常数值时)，子电路单元28A就能提供另一种输出入功能，比如说是提供较大的驱动电流等等。同理，子电路单元28B则另以其它种类的晶体管布局配置来组合出另一种具有有限程序化能力的输出入电路；除了与核心电路交换数据的传输端29B之外，子电路单元28B还另外设有控制端27B、27C，以程序化、控制子电路单元28B实际提供的是哪一种输出入功能。一般来说，控制端是用来致能(enable)或失能(disable)一子电路单元中的某些电路，使该子电路单元能选择性地提供多种不同的输出入功能。
当数据库26的使用者要在芯片20中实现不同输出入功能时，同样也是套用数据库26中现有的子电路单元布局设计，再配合各子电路单元中的控制端规格来程序化各子电路单元所实际提供的输出入功能。举例来说，假设芯片20中的输出入电路24A及24B要具有不同的输出入功能，而这两种输出入功能刚好是子电路单元28A所能实现的两种输出入功能，使用者就可直接套用同一子电路单元28A的布局设计来实现输出入电路24A、24B。当然，除了在核心电路22与输出入电路24A、24B的传输端布局联机完成核心电路与接口电路的配置外，使用者还要另外设计两输出入电路24A、24B的控制端的布局联机23A、23B，使这两个输出入电路24A、24B的控制端能分别接收不同的控制信号，以同一种子电路单元的布局设计来提供不同的输出入功能。一般来说，控制端可由核心电路来接收控制信号，或被短路至芯片上不同的直流偏压(像是Vdd电压或是地端电压)，以不同的直流偏压来当做不同的控制信号。
若其它输出入电路所需的输出入功能不符合子电路单元28A所能支持的两种输出入功能，使用者还是要在数据库26中选用其它种类的子电路单元。举例来说，在图2中，若子电路单元28A所能提供的两种输出入功能都不符合输出入电路24C的需求，使用者仍然要选用其它的子电路单元(像是子电路单元28B)来实现输出入电路24C。同样地，使用者(也就是布局设计工程师)还是要为输出入电路24C的控制端另外进行布局联机，引入程序化的控制信号。
虽然图2中的常用技术可能以同一子电路单元的设计来实现出不同输出入功能，但其技术仍有缺点。举例来说，若某一输出入电路的表现(performance)不如预期而使用者要使其具备其它种类的输出入功能时，使用者可能还是要改用数据库26中的其它种类子电路单元。由于数据库26中的不同种类子电路单元具有不同的晶体管配置，改用其它种类的子电路单元还是会涉及许多掩膜的修改。在较佳的情形下，使用者所想选用的那种输出入功能可能刚好符合同一子电路单元所能支持的另一种输出入功能，举例来说，假设图2中的输出入电路24A的输出入功能本来是以子电路单元28A的第一种输出入功能来实现，但在测试后使用者要修改输出入电路24A的输出入功能，而修改后所要求的输出入功能刚好是子电路单元28A所能支持的第二种输出入功能。然而，即使在此较佳情形下，使用者还是必须重新修改该子电路单元的控制端的联机布局。此外，各个子电路单元中的控制端还会额外占用各子电路单元的布局面积，增加电路布局的复杂程度。
发明内容
本发明的主要目的，即在于提出一种具有多功能的可程序化输出入电路的芯片及相关设计、制造的方法，以克服现有技术的缺点。
在本发明的较佳实施例中，以单一一种多功能的可程序化子电路单元为基准，此子电路单元中具有各种不同的电路方块。适当地以单一连接层(像是一金属层)上的联机布局来致能/失能或连接一子电路单元中的各个电路方块，就能使该子电路单元广泛地实现出多种不同的输出入功能。因此，在以本发明的子电路单元来实现输出入电路时，只要变动连接层上的联机布局，就能修改输出入电路的输出入功能。这样一来，即使要修改芯片上各输出入电路的输出入功能，也只要修改单一连接层上的布局及其对应的掩膜布局即可，而不需变动其它的掩膜布局设计。所以，本发明就可大幅降低芯片设计制造的时间与成本。
图1为现有技术中在一芯片上实现不同输出入功能的示意图。
图2为另一现有技术中在一芯片上实现不同输出入功能的示意图。
图3为本发明以单一子电路单元的布局设计而于一芯片上实现不同输出入功能的示意图。
图4为图3中子电路单元更进一步的功能方块示意图。
图号说明14A-14C、24A-24C、34A-34C输出入电路18A-18C、28A-28B、38 子电路单元10、20、30 芯片12、22、32核心电路16、26 数据库 19A-19B、29A-29B、39 传输端27A-27C控制端 23A-23B 联机40A-40C联机布局B1-B6、Bk1-Bk7电路区块42A-42C电路
具体实施例方式
请参考图3。图3即为本发明以同一子电路单元实现不同输出入功能的示意图。在本发明的较佳实施例中，可以只提供单一一种子电路单元38的布局设计；此子电路单元38中已经内设有多个电路区块(图3中示意性地以电路区块B1至B6作为代表)，各个电路区块中以不同的晶体管配置来实现不同的功能。适当地将一子电路单元中的不同电路区块加以连接，或是将特定的电路区块致能或失能，就能使该子电路单元实现出各种不同的输出入功能。换句话说，以同一子电路单元配合上不同的电路区块间的联机布局设计，就能实现出各种不同的输出入功能。更进一步地，若电路区块间的联机布局只用单一一层连接层(像是一金属层)来实现，那么只要修改单一连接层上的联机布局(也就是单一掩膜的布局)，就能够修改各个子电路单元所提供的输出入功能。这样一来，本发明也就能大幅减少芯片设计制造的时间与成本了。
在较佳情况下，本发明于子电路单元38中的电路区块应可利用致能/失能或相互连接的方式组合出所有规格的输出入功能，比如是否具备史密特触发的功能、不同的功率、电流驱动能力，不同的回转率等等各式各样规格的输出入功能。以图3为例，当子电路单元38配合上联机布局40A时，就能将子电路单元38中的各个电路区块连接为电路42A，而此电路42A就能提供某一种特定的输出入功能。同理，当子电路单元38配合上联机布局40B时，子电路单元38中的各个电路区块就可被连接/致能/失能为电路42B(举例来说，联机布局40B中的某些联机可将某些电路区块连接至芯片30的直流偏压，像是Vdd或地端电压，以致能或失能这些电路区块)。由于联机布局40A、40B相异，被致能/失能/连接的电路区块也各不相同，使得电路42A、42B能提供的输出入功能也互不相同。同样地，将子电路单元38以另一种联机布局40C来形成电路42C，又能使电路42C能提供不同于电路42A、42B的输出入功能。
延续图3的例子，假设当使用者(布局设计工程师)在设计一芯片30时，需要三个分别具有不同输出入功能的输出入电路34A至34C来作为核心电路32的外围接口电路；而此三个输出入电路34A至34C所需求的输出入功能可分别由电路42A、42B及42C来提供。此时，使用者就能以子电路单元38的布局设计再搭配上联机布局40A的布局设计来实现输出入电路34A；也就是将子电路单元38的布局与联机布局40A实现于输出入电路34A的位置。同理，子电路单元38的布局搭配联机布局40B可实现输出入电路34B，子电路单元38搭配联机布局40C则可实现输出入电路34C。适当地将各个输出入电路上的传输端(也就是子电路单元38上的传输端39)布局联机至核心电路32，就能完成周边电路与核心电路间的连接配置。
由以上描述可知，本发明提供的布局设计资源就是单一的子电路单元38，搭配以各种能让子电路单元38实现不同输出入功能的联机布局设计，也就是一联机布局的数据库。当使用者要设计出具有某种输出入功能的输出入电路时，只要在各种联机布局中检索出哪一种联机布局能将子电路单元38中的各个电路区块致能/失能/连接而实现出该种输出入功能，就能以连接层上的联机布局搭配子电路单元38的布局设计来加以实现。等效上来说，本发明就是以联机布局来进行输出入功能的程序化，以不同的联机布局来程序化、决定子电路单元38所实际能提供的输出入功能。由于本发明中的子电路单元38能以不同的联机布局来实现各种输出入功能，当使用者要修改某一输出入电路所具备的输出入功能时，就不需要修改子电路单元38本身于各个布局层上的布局，也不需修改核心电路与各输出入电路间的传输联机，只要修改单一连接层上的联机布局，就能修改该输出入电路所具备的输出入功能。换句话说，不论输出入功能的需求有多大的改变，本发明都能将布局的改变局限于单一连接层上的改变，也只要修改此一连接层的掩膜布局。也因此，本发明得以大幅减少芯片设计制造的时间与成本。
请参考图4(及图3)。图4为本发明子电路单元38的示意图。如前所述，本发明可在子电路单元38中设置各种电路区块以组合出不同的输出入功能。举例来说，如图4中所示，在子电路单元38的各个电路区块Bk1至Bk6的中，可分别设置有掺杂区面积各异的n型金氧半晶体管与p型金氧半晶体管，作为电流驱动之用。将各个电路区块中不同掺杂区面积的晶体管适当地以连接层的联机布局连接起来，就可实现出高电流驱动能力、高功率或高回转率的输出入功能。若要实现电流驱动能力较低的输出入功能，则可使联机布局减少晶体管互相连接的数目；未连接在一起的电路区块(也就是未使用的电路区块)可适当地短路至芯片的直流偏压(像是电压Vdd或地端电压)，使其失能而不作用。而这些被连接至直流偏压处的电路区块还可发挥芯片静电(ESD，electrostaticdischarge)防护的功能。
另外，子电路单元38中还可设置某些具有特定功能的电路区块，像电路区块Bk7可以是以特定的晶体管配置来支持史密特触发的功能。以联机布局连接电路区块Bk7并使其致能运作，就能支持史密特触发的功能；若联机布局不连接至电路区块Bk7且使其失能，就可停止使用史密特触发的功能。
目前本发明已经能实际地设计出能支持逾百种输出入功能的单一子电路单元，只要改变连接层的联机布局，就能使该子电路单元支持16mA、8mA、4mA、2mA(毫安)等等的驱动电流，在各种驱动电流下还可分别支持0.1ns、0.4ns、0.8ns(nanosecond)等等的回转率，史密特触发功能的有无，推高/拉低(pull-up/down)的驱动能力或汲极开路(open drain)等等各种各样的输出入功能。在本发明的较佳实施例中，则是利用芯片中第二层金属层(metal 2 layer)来作为联机布局的连接层，以此层的联机布局来程序化子电路单元所实际提供的输出入功能。
与现有技术相比，本发明的技术只要在单一连接层进行程序化布局，即能以同一种子电路单元的布局设计来实现出各种不同的输出入功能。即使要大幅修改某一输出入电路的输出入功能，也只要修改连接层的联机布局即可，这也使得本发明能将掩膜修改的程度限制到最低，能有效降低芯片设计制造的时间与成本。另外，相较于图2中的现有技术，本发明中的子电路单元不需另外设置控制端；当要以本发明的子电路单元来实现某一输出入电路时，只要在连接层上对应于该输出入电路的布局位置进行布局规划即可进行程序化。这也使得本发明子电路单元不需因功能的程序化而另外占用控制端的布局面积。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种在芯片上实现电路布局的方法，其包含有在芯片上的不同位置实现多个布局相同的子电路单元；以及以不同位置的子电路单元来实现不同的电路功能时，在一连接层上进行一程序化布局，以在该连接层上对应于不同子电路单元的位置形成不同的布局。
2.如权利要求1所述的在芯片上实现电路布局的方法，其特征在于其中该连接层是一金属层。
3.如权利要求1所述的在芯片上实现电路布局的方法，其特征在于其中以不同位置的子电路单元来实现不同的电路功能时，仅在该连接层上进行该程序化布局，使得不同电路功能的子电路单元仅在该连接层上有不同的布局。
4.如权利要求1所述的在芯片上实现电路布局的方法，其特征在于其中在芯片上实现多个布局相同的子电路单元时，在各个子电路单元中布局出多个电路区块；而在进行该程序化布局时，在每一子电路单元的对应位置上以该连接层上的布局选择性地连接或不连接该子电路单元中的各个电路区块，以使得不同位置的子电路单元得以实现不同的电路功能。
5.如权利要求1所述的在芯片上实现电路布局的方法，其特征在于其用来以不同位置的子电路单元来实现具有不同输出入功能的输出入电路。
6.如权利要求1所述的在芯片上实现电路布局的方法，其特征在于其以不同位置的子电路单元来实现具有及不具有史密特触发功能的输出入电路。
7.如权利要求1所述的在芯片上实现电路布局的方法，其特征在于其以不同位置的子电路单元来实现出具有不同回转率的输出入电路。
8.如权利要求1所述的在芯片上实现电路布局的方法，其特征在于其以不同位置的子电路单元来实现可供应不同驱动电流的输出入电路。
9.一种芯片，其包含有多个布局层，在该等布局层上的多个相异位置上具有相同的布局，以实现出多个相同布局的子电路单元；以及一连接层，该连接层于该多个位置上以不同的布局来使不同位置的子电路单元得以实现出不同的电路功能。
10.如权利要求9所述的芯片，其特征在于其中该连接层为一金属层。
11.如权利要求9所述的芯片，其特征在于其中，各个子电路单元中具有多个电路区块；而该连接层上的布局于每一子电路单元的位置上选择性地连接或不连接该子电路单元中的各个电路区块，以使得不同位置的子电路单元得以实现不同的电路功能。
12.如权利要求9所述的芯片，其特征在于其中该连接层以不同位置的子电路单元来实现出具有不同输出入功能的输出入电路。
13.如权利要求9所述的芯片，其特征在于其中该连接层以不同位置的子电路单元来实现出具有及不具有史密特触发功能的输出入电路。
14.如权利要求9所述的芯片，其特征在于其中该连接层以不同位置的子电路单元来实现出具有不同回转率的输出入电路。
15.如权利要求9所述的芯片，其特征在于其中该连接层以不同位置的子电路单元来实现出可供应不同驱动电流的输出入电路。
全文摘要
本发明提供一种具有可程序化输出入电路的芯片及在芯片上实现电路布局的方法。当要在一芯片上将输出入电路程序化以实现不同的输出入功能时，是通过相同的布局预先在不同的位置上置入多个子电路单元，而各子电路单元中具有多个电路区块实现的。此芯片之所以可以程序化，是通过各个子电路单元可配合一金属连接层上的联机布局而于每一子电路单元的位置上选择性地连接或不连接、致能或失能该子电路单元中的各个电路区块，使得不同位置的子电路单元只要以此金属连接层上的布局规划就能实现出不同的输出入电路功能，达到可程序化的目的，从而降低半导体芯片的制造时间和成本。
文档编号G06F17/50GK1707485SQ200410047978
公开日2005年12月14日 申请日期2004年6月9日 优先权日2004年6月9日
发明者方星幄, 何明瑾 申请人:联华电子股份有限公司