专利名称：避免电脑装置硬件侦询信号异常之控制装置的制作方法
技术领域：
本实用新型关于一种侦测电脑装置异常之技术，特别是关于一种可避免电脑装置的集成元件在执行硬件侦询时所可能发生侦测到异常信号之控制装置。
背景技术：
由于电脑系统的功能越来越强，其硬件架构也随之日益复杂。为了要因应此一需求，业者莫不极力在有限的组件布设面积、有限的组件脚位等条件下，开发出高效能及高品质的电脑装置。例如，在目前所使用之大部份电脑系统所使用之集成元件中，经常会采用到多任务脚位之设计。
图1所示，是目前所使用之电脑系统简化示意图。在该电脑系统中，其中央处理单元10经由一系统总线(Host Bus)连接至一北桥桥接器11。该北桥桥接器11一般称为主桥接器(Host Bridge)或称为北桥(North Bridge)。一主存储器12经由内存总线(Memory Bus)连接于该北桥桥接器11，而一AGP显示装置13则透过AGP(Accelerated Graphic Port)总线连接于该北桥桥接器11。
该北桥桥接器11与一南桥桥接器14之间则是经由高速总线(例如数据传输率可达每秒266MB之V-Link Bus)连接，该南桥桥接器14一般又称为南桥(SouthBridge)。该南桥桥接器14再通过PCI总线(Peripheral ComponentInterconnect Bus)连接多个PCI插槽15。通过该PCI插槽15可供不同功能之PCI装置(未示)插接。该南桥桥接器14另经IDE总线(IDE Bus)连接一符合IDE界面标准之外部装置16(例如一光驱或数字激光视盘机)。
在上述之电脑系统简化架构中，一多频多任务时脉产生器17(ClockGenerator)可产生各种不同之时脉信号至前述各相关构件中作为工作时脉信号。
在目前电脑系统所使用之多任务脚位之设计中，其中之一为硬件侦询(Hardware Strapping)之设计，其技术通常是在集成元件中配置有硬件侦询脚位(Hardware Strapping PIN)，并且将该脚位定义为多任务脚位，在系统重置(Reset)之升缘(Rising Edge)或降缘(Falling Edge)时，该脚位会先锁定信号，决定硬件初始状态值，再于该重置周期结果后，再将该脚位之定义回复为原来的预设脚位功能。由于该硬件侦询脚位系属多任务脚位，故经常会在电脑系统连接有外部装置时，即很可能会产生状态误判的问题。
例如以图1所示之电脑系统简化示意图中，该时脉产生器17(例如以8375时脉产生器ICS950902为例)之硬件侦询脚位共有三处，其一为第6脚位(Model_SEL)、其二为第7脚位(CPU_SEL)、其三为第10脚位(FS1)，其中该第10脚位(FS1)分别连接于中央处理单元110及南桥桥接器14，在电源启始(PowerOn)时，该时脉产生器17之第10脚位(FS1)会侦询中央处理单元10所发出之讯号，以使该时脉产生器17提供正确的工作频率f1(例如100/133MHz)给该中央处理单元10，然后该时脉产生器17之第10脚位(FS1)会转为输出脚位，以提供南桥桥接器14之PCI总线所需之工作频率f2(例如33MHz)。
又例如该南桥桥接器14(以8375南桥芯片组为例)之一硬件侦询脚位SDA1分别连接于该中央处理单元10之一输出脚位Y3及一外部装置16之一讯号脚位SDA1’。在电源启始(Power On)时，该南桥桥接器14之硬件侦询脚位SDA1会侦询中央处理单元10之讯号脚位Y3所发出之讯号，以决定系统开机时中央处理单元10要以多少倍频来工作，然后该南桥桥接器14之硬件侦询脚位SDA1会转为输出脚位，以作为该外部装置16与南桥桥接器14问之讯号脚位。
在正常情况下，当该南桥桥接器14之硬件侦询脚位SDA1在侦询中央处理单元10时，应会接收到该中央处理单元10所产生之低态准位信号。但如果外部装置16中之讯号脚位SDA1’内部设有拉升电阻(Pull-High Resistor)，则该南桥桥接器14之硬件侦询脚位SDA1在侦询中央处理单元10时，该外部装置16仍处于初始(Initial)阶段，以致于该南桥桥接器14之硬件侦询脚位SDA1在侦询时即侦测到错误的讯号。除此之外，如果该外部装置16与南桥桥接器14、中央处理单元10之间在时序设计方面未搭配好的话，亦同样会有前述硬件侦询脚位在进行侦询时侦测到错误讯号之状况。除了所举例说明之电脑系统具有此种问题之外，事实上在许多以数字信号为基础、以及需要连接外部装置的控制装置、仪器装置中亦皆会遭遇到此类之问题。
发明内容
因此，实有必要针对前述现有技术所存在之问题提出解决之方案。故本实用新型之主要目的即是提供一种可避免电脑装置硬件侦询信号异常之控制装置，用以解决电脑装置在执行硬件侦询功能时所可能发生侦测到错误信号之问题。
本实用新型之另一目的即是提供一种可避免电脑装置在进行硬件侦询时与外部装置产生信号互相冲突之控制装置，以保证该硬件侦询时栓锁信号之正确性。
本实用新型为解决现有技术之问题所采用之技术手段是在该电脑装置中具有硬件侦询功能之集成元件之硬件侦询脚位与一连接于该电脑装置之外部装置之讯号脚位间具有一硬件侦询异常防制电路，通过该硬件侦询异常防制电路使该电脑装置于电源启始时，将外部装置之讯号脚位与中央处理单元之讯号脚位作讯号隔离。该集成元件为该电脑装置中之桥接器，而该外部装置是经由IDE总线连接于该桥接器之电子外围装置。
本实用新型照先前技术之功效方面，本实用新型可在电脑装置于电源启始阶段并执行硬件侦询之功能时，有效避免侦测到错误信号之状况，如此可确保电脑装置在正确的操作条件下运作。
以下结合附图以及具体实施例对本实用新型作进一步详细说明图1为目前所使用之电脑系统简化示意图；图2为本实用新型应用在一电脑装置中之简化电路功能方块图；图3为本实用新型之硬件侦询异常防制电路之一实施例电路图；图4为本实用新型之硬件侦询异常防制电路之另一实施例电路图。
具体实施方式
本实用新型所提供之避免硬件侦询异常之技术可结合应用在一电脑装置中，在该电脑装置中包括有一中央处理单元、至少一硬件侦询脚位之集成元件、以及一连接于该电脑装置之外部装置，其中该集成元件之硬件侦询脚位为一多任务脚位，其可在电源启始时产生一硬件侦询信号至该中央处理单元，再于侦询完成后连接于该外部装置之一讯号脚位。该集成元件为该电脑装置中之桥接器，而该外部装置经由一总线连接于该桥接器之电子外围装置，例如经由IDE总线而连接至该桥接器之光驱或数字激光视盘。
图2为本实用新型应用在一电脑装置中之简化电路功能方块图。图中该电脑装置中包括有一中央处理单元10、一具有硬件侦询脚位之集成元件(即南桥桥接器14)、以及一连接于该电脑装置之外部装置16，其中该南桥桥接器14之硬件侦询脚位SDA1为一多任务脚位，其可在电源启始时产生一硬件侦询信号S1至该中央处理单元10，再于侦询完成后连接于该外部装置16之一讯号脚位SDA1’。
在本实用新型中，南桥桥接器14之硬件侦询脚位SDA1与外部装置16之讯号脚位SDA1’间配置有一硬件侦询异常防制电路2。通过该硬件侦询异常防制电路2使该电脑装置于电源启始时，将外部装置16之讯号脚位SDA1’与中央处理单元10之讯号脚位Y3作讯号隔离。
故当该南桥桥接器14之硬件侦询脚位SDA1在电源启始时，可以正常侦询中央处理单元10之讯号脚位Y3所发出之讯号，以决定系统开机时，中央处理单元10要以多少倍频来工作。而在侦询程序完成后，该硬件侦询异常防制电路2再适时地解除隔离状态，以将该南桥桥接器14之硬件侦询脚位SDA1与外部装置16之讯号脚位SDA1’予以连接，使该南桥桥接器14之硬件侦询脚位SDA1顺利转为输出脚位，以将输出讯号送至该外部装置16之讯号脚位SDA1’。
而在该电源启始及南桥桥接器14之硬件侦询脚位SDA1向中央处理单元10进行侦询程序中，该外部装置16也同时进行初始(Initial)阶段。故在该南桥桥接器14之硬件侦询脚位SDA1完成侦询程序后，该外部装置16也完成初始化之作业。故通过该硬件侦询异常防制电路2可以使得南桥桥接器14在执行硬件侦询功能时，有效避开外部装置之装置初始时间，以避免信号互相冲突。
图3为图2中硬件侦询异常防制电路之实施例电路图，在此一实施例中，该硬件侦询异常防制电路2包括有数个电阻R21~R24、以及第一开关组件Q21、第二开关组件Q22。该第一开关组件Q21及第二开关组件Q22可采用晶体管，其中该第一开关组件Q21之基极端经由电阻R21连接于南桥桥接器14之硬件侦询脚位SDA1，其集电极端经由电阻R22连接于电源端+Vs，另经由电阻R23连接于第二开关组件Q22之基极端。而该第二开关组件Q22之集电极端经由电阻R24连接于电源端+Vs，且亦连接于外部装置16之讯号脚位SDA1’。
当该南桥桥接器14之硬件侦询脚位SDA1在电源启始时，可以正常侦询中央处理单元10之讯号脚位Y3所发出之讯号，而在侦询程序完成后，通过该电阻R21~R24、以及第一开关组件Q21、第二开关组件Q22所组成之硬件侦询异常防制电路2再适时地将该南桥桥接器14之硬件侦询脚位SDA1与外部装置16之讯号脚位SDA1’予以连接。如此即不会造成该南桥桥接器14之硬件侦询脚位SDA1在侦询中央处理单元10时侦测到错误信号。
图4为硬件侦询异常防制电路之另一实施例电路图，在此一实施例中，该硬件侦询异常防制电路3系包括有数个电阻R31~R36、以及一开关组件Q31。其中该开关组件Q31可采用MOS晶体管，其源极端连接于该中央处理单元10之讯号脚位Y3，而其闸极端经由电阻R32连接于一第一电源端+2.5Vs，而其泄极端则经由电阻R33连接于一参考电位，本实施例中该参考电位为一接地电位G。而该南桥桥接器14之硬件侦询脚位SDA1则经由一拉低电阻R35连接至该接地电位G，并经由一电阻R36连接于该外部装置16之讯号脚位SDA1’。该拉低电阻R35之阻值例如可为2.7KΩ，其功能是作为缓冲电阻。
故通过该硬件侦询异常防制电路3可以使得南桥桥接器14在执行硬件侦询功能时，可在外部装置16之初始过程中，以等效拉低(Pull Low)阻抗来强迫中央处理单元10之讯号脚位Y3送出之讯号能迅速转态成高态或低态准位，以保证侦询信号之正确性。在该实施例中是以拉低阻抗作实施例说明，当然在实际应用时，亦可依据信号准位状况或该外部装置内部具有的拉低或拉升电阻，而以拉升(Pull High)阻抗来达到确保信号正确性之目的。
通过上述之本实用新型实施例可知，本实用新型确可在电脑装置执行硬件侦询之功能时，有效避免侦测到错误信号之状况。故在电脑技术或其它数字装置之应用方面极具利用价值。
以上之实施例说明，仅为本实用新型之较佳实施例说明，凡精通该技术者当可依据本实用新型之上述实施例说明而作其它种种之改良及变化。然而这些依据本实用新型实施例所作的种种改良及变化，当仍属于本实用新型之创作精神及以下所界定之权利保护范围内。
权利要求1.一种避免电脑装置硬件侦询信号异常之控制装置，该电脑装置中包括有一中央处理单元、至少一硬件侦询脚位之集成元件、以及一连接于该电脑装置之外部装置，其中该集成元件之硬件侦询脚位为一多任务脚位，其可在电源启始时产生一硬件侦询信号至该中央处理单元，再于侦询完成后连接于该外部装置之一讯号脚位，其特征在于该集成元件之硬件侦询脚位与外部装置之讯号脚位间具有一硬件侦询异常防制电路，通过该硬件侦询异常防制电路使该电脑装置于电源启始时，将外部装置之讯号脚位与中央处理单元之讯号脚位作讯号隔离。
2.如权利要求1所述之控制装置，其特征在于该集成元件为该电脑装置中之桥接器，而该外部装置是经由一总线连接于该桥接器之电子外围装置。
3.如权利要求2所述之控制装置，其特征在于该桥接器为该电脑装置之南桥桥接器，该南桥桥接器经由一IDE总线与该外部装置连接。
4.如权利要求1或2或3所述之控制装置，其特征在于该硬件侦询异常防制电路中包括至少一开关组件，以使该电脑装置于电源启始及该集成元件向中央处理单元进行硬件侦询时，将外部装置之讯号脚位与中央处理单元之讯号脚位作讯号隔离，以避免该集成元件与中央处理单元间之侦询信号与该外部装置在装置初始时所产生之信号互相冲突。
5.如权利要求1或2或3所述之控制装置，其特征在于该硬件侦询异常防制电路中包括一缓冲电阻，该缓冲电阻之一端连接至一参考电位，另一端连接至该集成元件之硬件侦询脚位，而该中央处理单元之讯号脚位则经由一开关组件而连接至该参考电位，通过该缓冲电阻可以使得集成元件在执行与中央处理单元间之硬件侦询功能时，可在外部装置之装置初始过程中，以该缓冲电阻强迫该中央处理单元之讯号脚位所送出之讯号能迅速转态成高态或低态准位，藉以保证侦询信号之正确性。
6.如权利要求5所述之控制装置，其特征在于该参考电位为接地电位。
7.如权利要求5所述之控制装置，其特征在于该缓冲电阻为一拉低电阻。
8.如权利要求5所述之控制装置，其特征在于该缓冲电阻为一拉升电阻。
专利摘要一种避免电脑装置硬件侦询信号异常之控制装置，用以解决电脑装置在执行硬件侦询功能时所可能发生侦测到错误信号之问题。该控制装置在该电脑装置中具有硬件侦询功能之集成元件之硬件侦询脚位与一连接于该电脑装置之外部装置之讯号脚位间具有一硬件侦询异常防制电路，通过该硬件侦询异常防制电路使该电脑装置于电源启始时，将外部装置之讯号脚位与中央处理单元之讯号脚位作讯号隔离。
文档编号G06F11/30GK2752856SQ200420091050
公开日2006年1月18日 申请日期2004年10月14日 优先权日2004年10月14日
发明者林春辉, 陈世孟 申请人:上海环达计算机科技有限公司, 神基科技股份有限公司