专利名称：一种实时时钟电路的制作方法
技术领域：
本实用新型涉及一种实时时钟电路背景技术由于半导体制造工艺的原因，低压器件的成本比传统5V器件更低、性能更优、功耗更小，因此，低压器件的应用越来越广泛。典型的低器件电压值为3.3V，此数值几乎接近了普通电池提供的电压。因此，对于既存在电源供电又存在电池供电的实时时钟电路RTC而言，就会出现电源供电电压和电池供电电压相差较小的现象。
实时时钟电路RTC的种类繁多，通常包括主电源、备用电池和实时时钟芯片。其中，实时时钟芯片各管脚定义不尽相同，但一致的是都具有电源供电输入端和电池供电输入端，实时时钟芯片在系统断电时由电池供电，通电时比较电源供电输入端和电池供电输入端的电压值，选取电压值较高者进行供电。
实时时钟芯片通过一定的接口(如I2C接口)与外部处理器相连，处理器对其进行访问时间的校正和数据的读取。因此实时时钟芯片有两种状态被访问状态和非访问状态。一般而言，由电源供电时，实时时钟芯片允许处理器对其进行正常访问；由电池供电时，为使电池电流降至最小，以及避免数据被破坏，系统会禁止实时时钟芯片与外部处理器之间的通信，换而言之，电池供电时实时时钟芯片的功能会受限。
主电源一般比较稳定，但偶尔也会有一定程度的波动；同时，电池电压在生命周期内的动态范围比较大，新电池的电压很可能比标称电压高很多，而在电池寿命末期很可能低于标称电压。因此容易出现实时时钟芯片处于通电状态下，电源供电输入端的电压值小于电池供电输入端的电压值，进而系统会选择电池供电。但由于实时时钟芯片处于电池供电时会禁止处理器的访问，因此，如果此时处理器需要对实时时钟芯片进行访问，就会被禁止，进而无法完成对实时时钟芯片的正常访问。
为避免上述情况发生，目前的一种技术方案如图1所示。在实时时钟芯片的电池供电输入端(VBAT)与电池13之间串联一个或两个二极管来降压，当电池13电压过高或主电源VCC电压向下波动时，使电池13电压减去二极管上的压降得到的VBAT点电压值低于VCC，由此保证系统在通电状态下，芯片采用电源VCC供电，以避免出现处理器对其访问受限的问题。
但是，上述技术方案需要事先估计电池电压和电源电压的动态范围，进而选用具有合适正向导通压降的二极管。但由于电池和电源固有的离散性，特别是电池和电源的动态范围有重叠时，很难选择恰当压降的二极管，因此该种技术方案的有效性较差，而且不稳定。
实用新型内容本实用新型的目的在于提供一种实时时钟电路，以解决现有通过降压二极管防止实时时钟芯片被访问时由电池供电方案有效性较差的技术问题。
为解决上述技术问题，本发明的目的是通过以下技术方案实现的一种实时时钟电路，包括实时时钟芯片和为其供电的主电源及备用电池，还包括串联于备用电池支路中的分压电阻，以及并联于备用电池支路的开关电路。
优选的，所述开关电路包括与参考电平相连的受控开关。
优选的，所述开关电路还包括连接于受控开关和参考电平之间的分压限流电阻。
所述受控开关为模拟电子开关、继电器或具有开关功能的逻辑器件。
优选的，所述开关电路包括与受控控制端相连的三极管和分压限流电阻。
所述三极管的基极通过分压限流电阻连接于控制端，射极连接于参考电平，集电极连接于实时时钟芯片的电池供电输入端。
所述三极管的基极通过分压限流电阻连接于主电源，射极连接于控制端，集电极连接于实时时钟芯片的电池供电输入端。
所述控制端是对实时时钟芯片进行访问的处理器的输入输出引脚。
一种实时时钟电路，包括实时时钟芯片和为其供电的主电源及备用电池，还包括串联于备用电池支路中的受控开关。
所述受控开关是模拟电子开关、继电器或具有开关功能的逻辑器件。
以上技术方案可以看出，在本实用新型中，通过在实时时钟电路中的备用电池支路上串联或并联开关电路，使得系统供电且实时时钟芯片被访问时，将电池供电输入端的电压强制置低或完全断开，进而保证电源供电输入端的电压高于电池供电输入端的电压，避免出现外部访问实时时钟芯片由电池供电的情况，从而确保外部对实时时钟芯片的正常访问。
图1为现有的实时时钟电路示意图；图2为本实用新型公开的实时时钟电路第一实施例示意图；图3为本实用新型公开的实时时钟电路第二实施例示意图；图4为本实用新型公开的实时时钟电路第三实施例示意图；图5为本实用新型公开的实时时钟电路第四实施例示意图。
具体实施方式
本实用新型的核心思想是，在备用电池支路上连接受控开关电路，进而控制实时时钟芯片的电池供电输入端电压，使其在芯片被访问时，始终低于电源供电输入端的电压。
本实用新型公开了一种实时时钟电路，包括实时时钟芯片、为其供电的主电源、备用电池，以及串联于备用电池支路中的分压电阻，和并联于备用电池支路的开关电路。
请参阅图2，其为本实用新型公开的实时时钟电路第一实施例示意图。实时时钟电路包括实时时钟芯片11、主电源VCC、备用电池13、分压电阻R2以及开关电路14。分压电阻R2串联于备用电池13支路中，即连接于备用电池13的正极与实时时钟芯片11的电池供电输入端VBAT之间。开关电路14并联于备用电池13支路，包括受控开关S2和分压限流电阻R3。
受控开关S2一端连接于电池供电输入端VBAT(同时也是电阻R2远离备用电池13的一端)，另一端通过分压限流电阻R3与参考电平相连。受控开关S2可以是受控的常开开关或单刀双掷(SPDT)开关，如果是常开开关，当控制端15的闭合信号到来时，受控开关S2闭合；当闭合信号消失时，受控开关S2恢复常开状态。如果是单刀双掷开关，和常开开关的使用原理一样，只是其另外一组闭合模式不用或根据具体的电路需要用于其他用途。无论是常开开关还是单刀双掷开关，它们在具体实施时都可以有多种实现形式，比如模拟电子开关(如ADG433、DG442等)、继电器或具有开关功能的逻辑器件等。
控制端15可以是对实时时钟芯片11进行访问的处理器的输入输出IO引脚，即直接通过访问实时时钟芯片11的处理器对受控开关S2进行控制。电阻R3主要起分压限流作用，在实际应用中，也可以不设置电阻R3，直接将受控开关S2的一端接参考电平。
下面结合图2，详细介绍本实施例的工作原理。
当系统处于断电状态时，即主电源VCC不供电，受控开关S2处于常开状态，显然实时时钟芯片11的电源供电输入端VDD电压低于电池供电输入端VBAT电压，进而实时时钟芯片11内部的比较电路会选择电压值较高者，即备用电池对实时时钟芯片11供电。
当系统处于供电状态且在非访问实时时钟芯片11时，受控开关S2也处于常开状态，此时实时时钟芯片的供电由电源供电输入端VDD和电池供电输入端VBAT的电压大小确定。如果VDD点电压高就选择主电源VCC供电，如果VBAT点电压高就选择备用电池13供电，因为此时外部处理器并不访问实时时钟芯片11，因而不会涉及备用电池供电导致访问受限的问题。
当系统处于供电状态且在访问实时时钟芯片11时，通过控制端15承载的闭合信号使受控开关S2闭合，进而VBAT点电压被强制置低，即VBAT点电压值低于VDD点电压值，实时时钟芯片11通过主电源VCC供电。由此可知，通过设置开关电路14将VBAT点电压值强制置低，保证实时时钟芯片11被访问时，始终由主电源VCC供电，从而避免了外部访问实时时钟芯片可能受限的问题。
请参阅图3，其为本实用新型公开的实时时钟电路第二实施例示意图。实时时钟电路包括实时时钟芯片11、主电源VCC、备用电池13、分压电阻R2以及开关电路24。分压电阻R2串联于备用电池13支路中，即连接于备用电池13的正极与实时时钟芯片11的电池供电输入端VBAT之间。开关电路24并联于备用电池13支路，包括三极管26和分压限流电阻R5。
三极管26的集电极连接于电池供电输入端VBAT(同时也是电阻R2远离备用电池13的一端)，基极通过分压限流电阻R5与控制端15相连，射极与参考电平相连。控制端15可以是对实时时钟芯片11进行访问的处理器的输入输出IO引脚，即直接通过访问实时时钟芯片11的处理器对三极管26进行控制。电阻R5的作用是分压限流。
下面结合图3，详细介绍本实施例的工作原理。
当系统处于断电状态时，即主电源VCC不供电，控制端15为低电平，进而三极管26的基极电流IB为零，三极管工作于截止状态。实时时钟芯片11的电池供电输入端VBAT电压高于电源供电输入端VDD电压，于是实时时钟芯片11通过备用电池13供电。
当系统处于供电状态且在访问实时时钟芯片11时，通过控制端15的信号置高，使三极管26工作于饱和导通状态，进而VBAT点电压被强制拉低，基本等于三极管26的饱和导通压降(硅三极管为0.4V左右)，于是实时时钟芯片11通过主电源VCC供电。由此可知，通过设置开关电路24将VBAT点电压值强制置低，保证实时时钟芯片11被访问时，始终由主电源VCC供电，从而避免了外部访问实时时钟芯片可能受限的问题。
当系统处于供电状态且在非访问实时时钟芯片11时，通过控制端15的信号置零或悬空，使三极管26工作在截止状态，此时实时时钟芯片由电源供电输入端VDD和电池供电输入端VBAT的电压大小确定。如果VDD点电压高就选择主电源VCC供电，如果VBAT点电压高就选择备用电池13供电，因为此时外部处理器并不访问实时时钟芯片11，因而不会涉及备用电池供电导致访问受限的问题。
此外，图3中所示的三极管为PNP型，实际应用中还可以使用NPN型的三极管。
请参阅图4，其为本实用新型公开的实时时钟电路第三实施例示意图。实时时钟电路包括实时时钟芯片11、主电源VCC、备用电池13、分压电阻R2以及开关电路34。分压电阻R2串联于备用电池13支路中，即连接于备用电池13的正极与实时时钟芯片11的电池供电输入端VBAT之间。开关电路34并联于备用电池13支路，包括三极管26和分压限流电阻R5。
三极管26的集电极连接于电池供电输入端VBAT(同时也是电阻R2远离备用电池13的一端)，基极通过分压限流电阻R5与主电源VCC相连，射极与控制端15相连。控制端15可以是对实时时钟芯片11进行访问的处理器的输入输出IO引脚，即直接通过访问实时时钟芯片11的处理器对三极管26进行控制。电阻R5主要起的作用是分压限流。
下面结合图4，详细介绍本实施例的工作原理。
当系统处于断电状态时，即主电源VCC不供电，三极管26的基极电流IB为零，进而三极管工作于截止状态。实时时钟芯片11的电池供电输入端VBAT电压高于电源供电输入端VDD电压，进而实时时钟芯片11通过备用电池13供电。
当系统处于供电状态且在访问实时时钟芯片11时，控制端15的信号置低，三极管26工作于饱和导通状态，进而VBAT点电压被强制拉低，基本等于三极管26的饱和导通压降(硅三极管为0.4V左右)，于是实时时钟芯片11通过主电源VCC供电。由此可知，通过设置开关电路24将VBAT点电压值强制置低，保证实时时钟芯片11被访问时，始终由主电源VCC供电，从而避免了外部访问实时时钟芯片可能受限的问题。
当系统处于供电状态且在非访问实时时钟芯片11时，通过控制端15的信号置高，使三极管26工作在截止状态，此时实时时钟芯片由电源供电输入端VDD和电池供电输入端VBAT的电压大小确定，如果VDD点电压高就选择主电源VCC供电，如果VBAT点电压高就选择备用电池13供电，因为此时外部处理器并不访问实时时钟芯片11，因而不会涉及备用电池供电导致访问受限的问题。
此外，图4中的三极管既可以是PNP型，也可以是NPN型。
优选的，图3和图4中三极管的穿透电流ICEO和集-基反向饱和电流ICBO要尽量小，使ICBO和ICBO电流远小于VBAT的吸收电流，从而延长电池的使用寿命。ICEO和ICBO的关系为ICEO＝ICBO+β×ICBO，其中β为三极管的共发射极电流放大系数，β值一般在20～200，因而在此可以只考虑ICEO而不考虑ICBO的影响。小功率半导体三极管的ICEO有小于50nA系列的，而RTC芯片的VBAT端吸收电流一般为200～400nA，这样ICEO电流对电池使用寿命的影响可以忽略，由于ICEO的最大值是已知的，故而也能很方便计算出电池的使用寿命。
本发明还公开了一种实时时钟电路，包括实时时钟芯片、为其供电的主电源、备用电池，以及串联于备用电池支路中的受控开关。
请参阅图5，其为本实用新型公开的实时时钟电路第四实施例示意图。实时时钟电路包括实时时钟芯片11、主电源VCC、备用电池13、以及受控开关S1。
受控开关S1连接于备用电池13正极和电池供电输入端VBAT之间。受控开关S1可以是受控的常闭开关或单刀双掷(SPDT)开关。如果是常闭开关，当控制端15的断开信号到来时，受控开关S1断开；当断开信号消失时，受控开关S1恢复常闭状态。如果是单刀双掷开关，和常闭开关的使用原理一样，只是其另外一组闭合模式不用或根据具体的电路需要用于其他用途。无论是常开开关还是单刀双掷开关，它们在具体实施时都可以有多种实现形式，比如模拟电子开关、继电器或具有开关功能的逻辑器件。
控制端15可以是对实时时钟芯片11进行访问的处理器的IO引脚，即直接通过访问实时时钟芯片11的处理器对受控开关S2进行控制。
下面结合图5，详细介绍本实施例的工作原理。
当系统处于断电状态时，受控开关S1处于常闭状态，实时时钟芯片通过备用电池供电；当系统处于供电状态时，通过控制端15的控制信号使受控开关S1断开，实时时钟芯片通过主电源VCC供电。由此可知通过在备用电池支路上串联受控开关S1，使系统处于供电状态时，强制断开备用电池支路，保证实时时钟芯片11被访问时，始终由主电源VCC供电，从而避免了外部访问实时时钟芯片可能受限的问题。
上述公开的仅为本实用新型的几个具体实施例，但本实用新型并非局限于此。任何本领域的技术人员能思之变化都应落在本实用新型的保护范围内。综上所述，本说明书内容不应理解为对本实用新型的限制。
权利要求1.一种实时时钟电路，包括实时时钟芯片和为其供电的主电源及备用电池，其特征在于，还包括串联于备用电池支路中的分压电阻，以及并联于备用电池支路的开关电路。
2.如权利要求1所述的实时时钟电路，其特征在于，所述开关电路包括与参考电平相连的受控开关。
3.如权利要求2所述的实时时钟电路，其特征在于，所述开关电路还包括连接于受控开关和参考电平之间的分压限流电阻。
4.如权利要求2或3所述的实时时钟电路，其特征在于，所述受控开关为模拟电子开关、继电器或具有开关功能的逻辑器件。
5.如权利要求1所述的实时时钟电路，其特征在于，所述开关电路包括与控制端相连的三极管和分压限流电阻。
6.如权利要求5所述的实时时钟电路，其特征在于，所述三极管的基极通过分压限流电阻连接于控制端，射极连接于参考电平，集电极连接于实时时钟芯片的电池供电输入端。
7.如权利要求5所述的实时时钟电路，其特征在于，所述三极管的基极通过分压限流电阻连接于主电源，射极连接于控制端，集电极连接于实时时钟芯片的电池供电输入端。
8.如权利要求5至7中任意一项所述的实时时钟电路，其特征在于，所述控制端是对实时时钟芯片进行访问的处理器的输入输出引脚。
9.一种实时时钟电路，包括实时时钟芯片和为其供电的主电源及备用电池，其特征在于，还包括串联于备用电池支路中的受控开关。
10.如权利要求9所述的实时时钟电路，其特征在于，所述受控开关是模拟电子开关、继电器或具有开关功能的逻辑器件。
专利摘要本实用新型公开了一种实时时钟电路，包括实时时钟芯片和为其供电的主电源及备用电池，还包括串联于备用电池支路中的分压电阻，以及并联于备用电池支路的开关电路。本实用新型还公开了一种实时时钟电路，包括实时时钟芯片和为其供电的主电源及备用电池，还包括串联于备用电池支路中的受控开关。
文档编号G06F1/04GK2874897SQ20052014665
公开日2007年2月28日 申请日期2005年12月20日 优先权日2005年12月20日
发明者陈向明, 陈道威, 姚松 申请人:杭州华为三康技术有限公司