专利名称：具混合式插槽架构的主板的制作方法
技术领域：
本发明涉及一种计算机主板，特别涉及一种可弹性支持双倍资料速率2 (Double Data Rate 2，简称DDR2)存储器及双倍资料速率3 (Double Data Rate 3，简称DDR3)存储器的主 板。
背景技术：
现在一般的计算机主板上，除了有中央处理器，控制芯片组及可供安装外接卡的插槽外 ，还有若干用于安装存储器的插槽。用户可以根据需要，安装不同数量的存储器。随着存储 器制造技术的快速发展，DDR3存储器由于功耗及速度方面更强的性能将成为未来存储器的主 流。然而，从目前普遍使用的DDR2存储器转换至DDR3存储器仍需要一定的过渡期。发明内容鉴于以上内容，有必要提供一种具混合式插槽架构的主板，以弹性支持DDR2存储器及 DDR3存储器。一种具混合式插槽架构的主板，包括一北桥芯片、 一用于插接第一存储器的第一组插槽 、 一用于插接第二存储器的第二组插槽及一电压调节电路，所述北桥芯片通过一第一通道连 接所述第一组插槽，并通过一第二通道连接所述第二组插槽，所述电压调节电路与所述第一 组插槽及所述第二组插槽连接，当所述第一存储器或第二存储器被安装于与其对应的插槽时 ，所述安装有对应存储器的插槽产生一电平信号，所述电压调节电路根据所述电平信号判别 被安装的存储器类型，并为所述的存储器提供工作电压。相较现有技术，所述具混合式插槽架构的主板上的存储器插槽采用双通道混合式排列， 对于布线设计来说，这种存储器插槽的排列方式可以降低在同一通道内混合式存储器的布线 复杂度；对于信号设计来说，混合式存储器插槽排列可以单独处理混合式存储器的信号完整 性，简化了信号设计的困难度。
下面结合附图及具体实施方式
对本发明作进一步详细描述 图l是本发明具混合式插槽架构的主板的较佳实施方式的框图。 图2是图1的DDR2存储器在有和无终端电阻时的定址信号波形对比图。 图3是图1的供电系统的电路图。
具体实施方式
请参考图l，本发明具混合式插槽架构的主板的较佳实施方式包括一北桥芯片40、 一第 一组插槽50、 一第二组插槽60及一电压调节电路10。所述第一组插槽50包括两第一连接器52及两分别与所述两第一连接器52连接的终端电阻 54，所述第一连接器用于插接第一存储器，本较佳实施方式中所述第一连接器52为DDR2连接 器，第一存储器为DDR2存储器，所述终端电阻54可以使第一存储器52获得品质较佳的信号， 但考虑节省成本与布线面积，所述终端电阻54可以移除，其移除后的定址信号仍能满足信号 设计要求。所述第二组插槽60包括两第二连接器62，用于插接第二存储器，本较佳实施方式 中所述第二连接器62为DDR3连接器，第二存储器为DDR3存储器。所述北桥芯片40通过一第一 通道A连接所述第一组插槽50，通过一第二通道B连接所述第二组插槽60。所述第一连接器 52及第二连接器62均连接所述电压调节电路10，所述电压调节电路10为所述第一连接器52及 第二连接器62提供工作电压。本实施例是以最常见的每一个通道连接两个连接器举例说明。 所述具混合式插槽架构的主板采用混合式储存器插槽排列方式也可类推到每一个通道连接多 个连接器，如三个以上。请共同参考图2，为所述具混合式插槽架构的主板上DDR2存储器有所述终端电阻54和无 所述终端电阻54的定址信号波形对比图，其中曲线200为有所述终端电阻54的定址信号波形 ，曲线100为移除所述终端电阻54后的定址信号波形。根据电子元件工业联合会(Joint Electron Device Engineering Council, JEDEC)订立的内部存储器的技术规范，存储器信 号完整性的设计规范有下列几项过冲量(overshoot)，下冲量(undershoot)等，其中 DDR2存储器的过冲量小于2. 3V，下冲量大于-O. 5V为符合规范要求，故图2中的两定址信号波 形曲线均符合规范。因此，不论主板上有无所述终端电阻54， DDR2存储器的定址信号都能符 合设计规范要求。请参考图3，所述电压调节电路10包括一控制器12、 一滤波器14、 一线性稳压器16及一 反馈偏压电路18。所述反馈偏压电路18包括两个场效应晶体管Ql和Q2及五个电阻RrR5。所述场效应晶体 管Q1和Q2均为NM0S场效应晶体管，所述场效应晶体管Q1及Q2的栅极分别与所述第一连接器 52及第二连接器62的一接地引脚连接，所述场效应晶体管Q1的栅极还通过所述电阻R1与一5V 电源连接，所述场效应晶体管Q1的源极接地，所述场效应晶体管Q1的漏极与所述场效应晶体 管Q2的栅极连接并通过所述电阻R2与所述5V电源连接，所述场效应晶体管Q2的源极接地，所 述场效应晶体管Q2的漏极通过所述电阻R3与所述控制器12的一反馈引脚连接，所述反馈引脚 通过所述电阻R4接地并与所述电阻R5的一端相连。所述控制器12的输出端与所述滤波器14的输入端连接以传输一电压信号，所述滤波器 14的输出端输出一滤波后的电压VDD，所述滤波器14的输出端与所述反馈偏压电路18的电阻 R5的另一端连接以构成反馈回路，所述滤波器14还将电压VDD传送给所述线性稳压器16，并 经所述线性稳压器16转换为电压VTT分别提供给所述第一连接器52及第二连接器62。所述滤 波器14的输出端还直接与所述第一连接器52及第二连接器62连接向所述第一连接器52及第二 连接器62输出电压VDD。在本较佳实施方式中，所述控制器12反馈引脚端的反馈电压Vfb设定为0. 78V，所述电阻 R1 R5的阻值分别为4. 7千欧姆、4. 7千欧姆、2. 4千欧姆、1. 2千欧姆及1. l千欧姆。当在所述第一连接器52上安装DDR2存储器，所述第二连接器62空接，计算机系统开机时 ，所述场效应晶体管Q1的栅极接收所述第一连接器52接地引脚产生的一低电平信号，因此所 述场效应晶体管Q1截止而场效应晶体管Q2导通，因为反馈偏压电路18必须将所述控制器12反 馈引脚端的反馈电压Vfb调整至控制器12反馈引脚的设定值0. 78V，根据反馈电压Vfb与滤波 器14的输出电压VDD的分压公式VDD4fl^(R5+RX)/RX，其中1 = R3*R4/ (R3+R4)，计算得所 述输出电压VDD为1.8V，故控制器12将调整输出电压，使滤波器14的输出电压VDD为1.8V，所 述输出电压VDD直接提供给所述反馈偏压电路18及安装在第一连接器52上的DDR2存储器，所 述输出电压VDD还通过线性稳压器16转换成一VTT电压(0.9V)提供给DDR2存储器。当在所述第二连接器62上安装DDR3存储器，所述第一连接器52空接，计算机系统开机时 ，所述场效应晶体管Q2的栅极接收所述第二连接器62接地引脚产生的一低电平信号，因此所 述场效应晶体管Q2截止，所述电阻R3接入反馈电路，因为所述反馈偏压电路18必须将所述控 制器12反馈引脚端的反馈电压Vfb调整至设定值0. 78V，根据反馈电压Vfb与滤波器14的输出 电压VDD的分压公式VDD4fW(R5+R4)/R4，计算得输出电压VDD为l. 5V，故控制器12将调整输 出电压，使滤波器14的输出电压VDD为1.5V，所述输出电压VDD直接提供给所述反馈偏压电路 18及安装在第二连接器62上的DDR3存储器，所述输出电压VDD又通过线性稳压器16转换成一 VTT电压(0. 75V)提供给DDR3存储器。同一时间在所述主机板上只能选择安装一种类型的存 储器。在所述具混合式插槽架构的主板上可选择安装不同类型的存储器，所述储存器插槽采用 双通道混合式排列，降低了混合式存储器在同一通道内的布线复杂度，可以单独处理混合式 存储器的信号完整性，简化了信号设计的困难度。可以选择移除主板上DDR2的终端电阻，降 低了研发人员在布线设计和信号设计方面的困难度，也节省了成本和空间。所述支持混合式
存储器的主机板可自动侦测安装在所述主机板上的存储器类型，并通过电压调节电路提供适 合的电压，使同一主机板可弹性支持不同类型的存储器，满足不同用户的需求。在存储器换 代时，尤其在DDR2存储器转换至DDR3存储器的过渡期内，提供使用者更大的应用弹性。
权利要求
权利要求1一种具混合式插槽架构的主板，包括一北桥芯片、一用于插接第一存储器的第一组插槽、一用于插接第二存储器的第二组插槽及一电压调节电路，所述北桥芯片通过一第一通道连接所述第一组插槽，并通过一第二通道连接所述第二组插槽，所述电压调节电路与所述第一组插槽及所述第二组插槽连接，当所述第一存储器或第二存储器被安装于与其对应的插槽时，所述安装有对应存储器的插槽产生一电平信号，所述电压调节电路根据所述电平信号判别被安装的存储器类型，并为所述的存储器提供工作电压。
2.如权利要求l所述的具混合式插槽架构的主板，其特征在于所述 第一组插槽包括两个与所述电压调节电路连接的第一连接器及两个分别连接于所述两个第一 连接器的终端电阻。
3.如权利要求2所述的具混合式插槽架构的主板，其特征在于所述 第二组插槽包括两个与所述电压调节电路连接的第二连接器。
4.如权利要求3所述的具混合式插槽架构的主板，其特征在于所述 电压调节电路包括一控制器， 一反馈偏压电路及一滤波器，所述滤波器的输入端与所述控制 器连接，所述控制器包括一反馈引脚，所述反馈偏压电路包括一第一场效应晶体管及一第二 场效应晶体管，所述第一及第二场效应晶体管的栅极分别与所述第一连接器及第二连接器的 一接地引脚连接，所述第一场效应晶体管的栅极还通过一第一电阻与一电源连接，所述第一 场效应晶体管的源极接地，所述第一场效应晶体管的漏极与所述第二场效应晶体管的栅极连 接并通过一第二电阻与所述电源连接，所述第二场效应晶体管的源极接地，所述第二场效应 晶体管的漏极通过一第三电阻与所述控制器的反馈引脚连接，所述第二场效应晶体管的漏极 还通过一第四电阻接地并通过一第五电阻分别与所述滤波器的输出端及所述第一及第二连接 器相连。
5.如权利要求4所述的具混合式插槽架构的主板，其特征在于所述 电压调节电路还包括一线性稳压器，所述滤波器的输出端还通过所述线性稳压器分别与所述 第一及第二连接器连接。
6. 如权利要求4所述的具混合式插槽架构的主板，其特征在于所述 第一场及第二场效应晶体管均为NMOS场效应晶体管。
7. 如权利要求4所述的具混合式插槽架构的主板，其特征在于所述 第一至第五电阻的阻值分别为4.7千欧姆、4.7千欧姆、2.4千欧姆、1.2千欧姆及1. l千欧姆 ，且所述控制器的反馈引脚的电压为0.78V。
8. 述 第一存储器为DDR2存储器。
9. 如权利要求l所述的具混合式插槽架构的主板，其特征在于所述 第二存储器为DDR3存储器。
全文摘要
一种具混合式插槽架构的主板，包括一北桥芯片、一用于插接第一存储器的第一组插槽、一用于插接第二存储器的第二组插槽及一电压调节电路，所述北桥芯片通过一第一通道连接所述第一组插槽，并通过一第二通道连接所述第二组插槽，所述电压调节电路与所述第一组插槽及所述第二组插槽连接，当所述第一存储器或第二存储器被安装于与其对应的插槽时，所述安装有对应存储器的插槽产生一电平信号，所述电压调节电路根据所述电平信号判别被安装的存储器类型，并为所述的存储器提供工作电压。本发明具混合式插槽架构的主板可弹性支持两类存储器，并单独处理混合式存储器信号，改进了信号完整性。
文档编号G06F13/40GK101398800SQ200710201879
公开日2009年4月1日 申请日期2007年9月27日 优先权日2007年9月27日
发明者何敦逸, 李政宪, 许寿国 申请人:鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司