基于边界扫描的主板cpu插槽的连接测试方法和装置的制造方法
【技术领域】
[0001]本发明涉及计算机主板测试领域，尤其涉及一种基于边界扫描的主板CPU插槽测试方法和装置。
【背景技术】
[0002]计算机主板上各个芯片器件连接的测试，一直是业界寻求提高效率的焦点之一。其中，CPU插槽的连接测试一直是个难点。由于CPU引脚密集度高，且插槽上的触针都倾斜布置，无法用下顶针的方式测试。目前业界对CPU插槽的连接测试通常采用以下两种测试方案。
[0003]第一种测试方案是:插接CPU，启动系统，通过进行功能性测试来测试连接。这种测试方案的缺点是:功能性测试无法精确到引脚连通性级别，特别是对于差分信号而言，单个线路的开/短路故障很难显现出来。
[0004]另一种测试方案是:使用治具，将CPU引脚分别转出，再集中做连通性测试。这种测试方案的缺点是:(1)由于CPU引脚众多，单个治具转出引脚个数有限，测试一个CPU插槽，需要多个治具，每个治具完成一部分引脚的测试，且更换治具时需要断电。(2)对于不同封装的CPU，例如，LGA1155、LGA1356、LGA1567、LGA2011，需要制作不同治具。(3)治具对制作工艺的要求非常高，制作困难。(4)受限于制作工艺，治具转出引脚有限，即使使用多个治具，测试覆盖率仍然很低，通常只有11%左右。
【发明内容】
[0005]在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
[0006]鉴于现有技术存在的上述缺点和限制，本发明提出一种基于边界扫描的主板CPU插槽的连接测试方法，该方法包括以下步骤:
[0007]分析待测主板原理图和主板(PU的边界扫描描述语言文件，提取待测主板的扫描链信息；
[0008]提取待测主板上主板CPU插槽连接线所对应的扫描单元信息；
[0009]在测试控制主机上通过TAP控制器控制待测主板CPU进入边界扫描模式；
[0010]运行多种类型的边界扫描子测试，收集并分析响应结果；
[0011]根据响应结果，判断待测主板是否存在故障并定位故障位置。
[0012]本发明还提供一种基于边界扫描的主板CPU插槽的连接测试装置，该连接测试装置包括:测试控制主机，TAP控制器，待测主板；
[0013]该待测主板包括主板CPU，且主板CPU能够工作于边界扫描模式；
[0014]测试控制主机用于将测试指令和测试数据发送至TAP控制器；
[0015]TAP控制器用于将测试数据和测试指令转换成JTAG信号发送到待测主板上的各个扫描链，并将扫描链响应数据发送给测试控制主机进行收集分析；
[0016]主板CPU用于根据收到的JTAG信号工作于边界扫描模式，并响应于测试数据向TAP控制器反馈扫描链响应数据；
[0017]测试控制主机判断主板CPU插槽是否存在连接故障并定位故障位置。
[0018]根据本发明的基于边界扫描的主板CPU插槽的连接测试装置和方法不需要设计制作CPU信号转接治具，即使需要使用虚拟DIMM治具、虚拟PCIE治具，但治具设计、制作工艺都较简单。测试过程中也不需要断电切换硬件，一次硬件插接完成后，一次完成全部测试。测试效率得到提高，整个测试可以在30秒之内完成。而且，连接测试是引脚连通级别的测试，可以将连接故障精确定位到引脚，并且大大大大提升测试覆盖率。
【附图说明】
[0019]参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
[0020]图1示出根据本发明的一个实施例提供的基于边界扫描的主板CPU插槽的连接测试装置的结构框图；
[0021]图2示出根据本发明的一个实施例提供的基于边界扫描的主板CPU插槽的连接测试方法的流程图。
【具体实施方式】
[0022]下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
[0023]图1示出根据本发明的一个实施例提供的基于边界扫描的主板CPU插槽的连接测试装置的结构框图。该连接测试装置包括:测试控制主机1，测试访问端口控制器(简称TAP控制器)2，待测主板3。待测主板3包括主板CPU 4、虚拟DIMM治具5和虚拟PCIE治具6，且CPU 4、虚拟DIMM治具5和虚拟PCIE治具6均支持边界扫描模式，。测试时，主板的CPU插槽7上插接CPU 4，并且，DIMM插槽和PCIE插槽可以分别插接虚拟DIMM治具8和虚拟PCIE治具9，通过测试CPU插槽与虚拟DIMM治具和虚拟PCIE治具的连接进行CPU插槽的连接测试。测试控制主机通过USB接口 10与TAP控制器2连接，输入测试数据，所有测试数据生成、调度、结果收集、分析都在测试控制主机I上以软件方式运行。测试控制主机I可以是个人计算机(简称PC)、服务器或工作站。TAP控制器2负责将测试控制主机I通过USB接口 10发送来的测试数据转换成JTAG信号发送到待测主板3上的各个扫描链，并将JTAG响应信号发送给测试控制主机I进行收集分析。CPLD元件(未示出)控制待测主板3的上电，并向虚拟DIMM 8治具、虚拟PCIE 9治具供电。CPU4、虚拟DIMM治具5和虚拟PCIE治具6根据收到的JTAG指令信号工作于边界扫描模式，并向TAP控制器2反馈扫描链响应数据。测试控制主机I分析响应数据，判断CPU插槽7是否存在连接故障并定位故障位置。测试控制主机I与TAP控制器2也可以通过其它通讯方式连接，例如RS-232，RS-485 等。
[0024]图2示出根据本发明一个实施例提供的基于边界扫描的主板CPU插槽的连接测试方法的流程图。以服务器DL360G9上插接的Xeon E5-2620v3CPU为例，该测试方法也适用于其它服务器型号以及其它CPU型号。
[0025]服务器DL360G9上插接的CPU采用LGA2011封装，共包含2011个引脚，其引脚可分为以下类型:
[0026]存储器通道(CPU与DDR间直连)引脚:656个；
[0027]快速通道互联(简称QPI，指两个CPU间的直连)引脚:168个，可分为84组直流親合差分信号；
[0028]DMI (CPU与PCH间经过电容连接)引脚:16个，可分为8组交流耦合差分信号；
[0029]PCI (CPU与PCIE插槽间经过电容连接)引脚:160个，可分为80组交流耦合差分信号;
[0030]保留(简称Reserved，其未连接)引脚:80个；
[0031]控制输入输出(CPU对外部各种电路的控制信号)引脚:67个；
[0032]电源(P