专利名称：一种射频识别标签芯片防冲突功能的验证电路的制作方法
技术领域：
本实用新型涉及无线射频识别(RFID)技术领域，特别是射频识 别标签芯片的多标签防冲突功能的验证电路。
背景技术：
无线射频识别技术(Radio Frequency Identification, RFID) 是一种非接触式自动识别技术，利用射频信号和空间耦合传输特性， 实现对被识别目标的自动识别。RFID系统通常由读卡器、射频标签 和数据管理系统组成。射频标签按照获得能量方法的不同，可以分为 有源电子标签、半有源电子标签和无源电子标签三种。由于有源电子 标签和半有源电子标签需要微电池，故其体积大、成本高。无源电子 标签不需要外部电源，而是利用电源恢复技术，直接从天线接受的射 频信号中恢复出能量，为其提供工作电压，因此其工作距离一般较近。 近几年随着RFID技术的进步，无源射频识别技术获得了长足的发展， 在4WEIRP情况下，无源电子标签已经能够达到12米甚至20米的识 别距离。无源电子标签以其体积小、重量轻、成本低、寿命长、便于 携带等突出优点，成为近几年射频识别领域的研究热点。
在无源射频识别应用中，经常会遇到同一个读卡器同时识别多个 标签的情况。由于无线射频识别系统通讯过程中，前向链路和返回链 路均使用相同信道和相同频率，故当读卡器发送査询命令时，多个标签都同时响应，同时向读卡器发送标签自身的ID号，读卡器就无法 从接收到的响应中获取正确的信息，我们将该现象称之为冲突或者碰 撞。为了防止多个标签无法被正确识别或者发生漏读现象，在读卡器 和标签的通信过程中就需要一种冲突仲裁机制，按照该机制，对标签 和读卡器之间的通信资源进行管理，使多个标签依次和读卡器进行通 信，完成多个标签的防冲突识别。
对RFID系统冲突问题的解决一般有四种方式空分多址(SDMA)、 频分多址(FDMA)、码分多址(CDMA)和时分多址(TDMA)。由于TDMA 时分多址方式应用简单，容易实现大量标签的读写，所以防冲突算法 主要用TDMA方式实现。目前标签防冲突识别方法主要分为ALOHA 算法和二进制树(Binary Tree)査找算法两大类。
其中，ALOHA算法又分为纯ALOHA算法、时隙ALOHA算法和动态 时隙ALOHA算法三种。
纯ALOHA算法采用的时分多址是一种无规则的时分多址，或者叫 随机多址。操作很简单，只要标签接收到读卡器的查询命令，就立即 发送数据。但是， 一旦发生冲突，则需要等待一段随机时长后重新传 输冲突的数据包，因此，该算法效率较低。
时隙ALOHA算法将时间分成多个离散时隙，每个时隙长度等于发 送一个通信帧所需的时间。标签只能在每个时隙的分界处才能发送数 据。这样标签或成功发送或完全冲突，使冲突减少一半，提高了信道 的利用率。时隙ALOHA算法冲突概率比纯ALOHA算法小，信道利用率 是其两倍，但是需要同步信号，并且要求标签能计算时隙。
为了进一步提高信道利用率，产生了动态时隙ALOHA算法。读卡 器在等待状态中的循环时隙段内发送请求命令(使在读卡器作用范围 内的所有标签同步，并促使标签在下一个时隙里将它的序列号传输给 读卡器)，然后有1 2个时隙给可能存在的标签使用。如果有较多标 签在两个时隙内发生碰撞，就用下一个请求命令动态增加可供使用时 隙的数量，直到能够发现唯一一个标签为止。动态时隙ALOHA算法减 少了数据帧的错误率，但仍需要同步信号。
二进制树防冲突算法是以传统的二进制树算法为基础。读卡器先 发射询问信号，场区中的标签收到后，同时将ID号发送给读卡器， 读卡器根据接收到的多个ID号来确定标签在传输中发生碰撞的数据 位，然后根据这些发生碰撞的数据位对ID号逐一进行置位来搜索读 取场区内的标签。该方法需要标签在发送数据时进行严格的同步，而 且由于读卡器与标签之间的数据交互比较频繁，因此通讯过程中需要 的带宽比较大。
无论RFID系统支持的标准选用哪一种防冲突算法，都会面临对标 签芯片防冲突功能如何验证这一比较棘手的问题。 一种验证方法是， 将多个已经封装上天线的完整标签芯片同时放置到读卡器的发射场 区中，用读卡器启动防冲突识别流程对这些标签进行识别。这种方法 虽然简单，不需要额外的电路开销，但是，如果在验证过程中出现某 些标签无法识别的情况，就无法调试，很难对错误进行定位，难于确 定是标签的哪些电路模块出现了问题。这可能导致标签芯片研发周期 延长，增加研发的时间成本和经济成本，对标签芯片的研发产生不利
影响。
发明内容
针对上述现有技术存在的问题，本实用新型的目的提供一种经济、 简便、高效的射频识别标签芯片防冲突功能的验证电路。它利用标签 芯片的数字基带电路和读卡器的数字基带处理电路对标签芯片的防 冲突功能直接进行验证，具有可扩展性，大大降低了验证复杂度和验 证成本。
为了实现上述发明目的，本实用新型技术方案以如下方式实现
一种射频识别标签芯片防冲突功能的验证电路，它包括无源射频 识别标签、读卡器和数据库。从读卡器到无源射频识别标签的信号传 递方向为前向链路，从无源射频识别标签到读卡器的信号传递方向为 返回链路。所述读卡器包括天线、射频前端电路、读卡器基带信号处 理电路、接口电路和存贮器一。射频前端电路由双工器、接收机和发 射机组成。所述无源射频识别标签包括天线及其匹配电路、射频前端 模块、数字基带处理模块和存贮器二。其结构特点是，所述读卡器基 带信号处理电路通过包括缓冲器链和逻辑门电路的冲突模拟电路与 多个进行防冲突功能验证的无源射频识别标签的数字基带处理模块 相连接。各无源射频识别标签芯片的数字基带处理模块的调制输出信
号t;，一. (i二l，2， 3，…，N)通过逻辑门电路连接到读卡器基带信号处理
电路的解调输入端，基带信号处理电路的调制输出信号通过缓冲器链 连接到各无源射频识别标签芯片的数字基带处理模块的解调输入端。 冲突模拟电路实现射频识别系统冲突时，基带信号处理电路的收发信
号和多个标签的数字基带处理模块收发信号之间的关系。 在上述验证电路中，
1)、对于返回链路通信采用高电平高反射系数、低电平低反射系 数的调制方式的射频识别系统，所述逻辑门电路有如下几种实现方 式
① 一个N输入或逻辑门电路，
② N个非门分别和一个N输入与非门电路的N个输入端相连组成 的电路，
③ 一个N输入或非门电路输出端和一个非门电路输入端相连组 成的电路，
其它任何能够实现N输入或逻辑功能的电路，
当N太大，以至于用上述四种方式中的逻辑门电路都不能够
支持如此多输入信号的或逻辑运算时，可以通过这些电路多级级
联来实现。
2)、对于返回链路通信采用低电平高反射系数、高电平低反射系 数的调制方式的射频识别系统，所述逻辑门电路有如下几种实现方 式
① 一个N输入与逻辑门电路，
② N个非门分别和一个N输入或非门电路的N个输入端相连，
③ 一个N输入与非门电路输出端和一个非门电路输入端相连，
④ 其它任何能够实现N输入与逻辑功能的电路，
当N太大，以至于用上述四种方式中的逻辑门电路中都不能够支持如此多的输入信号的与逻辑运算时，可以通过这些电路多 级级联来实现。
在上述验证电路中，所述缓冲器链满足如下要求
1 )、缓冲器链需平衡信号从输入端到每一个输出端的路径延迟， 使缓冲器链的输入端到N个输出端的延迟均相等，
2) 、缓冲器链的级数K由缓冲器的扇出M和需要进行防冲突功能 验证的无源射频识别标签的数量N共同决定，其中，K = logMN，
3) 、缓冲器链最后一级每个缓冲器依次和M个无源射频识别标签 芯片的数字基带处理模块的解调输入端相连接。
本实用新型的技术特点及效果
1) 本实用新型为无线射频识别标签芯片的防冲突功能难于验证的 问题，提供了一种非常经济、简便、高效的防冲突功能验证模型。降 低了验证的成本和复杂度。
2) 本实用新型只需要增加一个与逻辑或者或逻辑电路和缓冲器链
电路，无需增加其他任何电路，非常简单，易于实现。
3) 本实用新型无需读卡器添加任何额外的程序或者指令，也无需
进行防冲突功能验证的标签添加任何额外的电路，复用了任何一个具
备防冲突识别功能的RFID系统的硬件资源和软件资源来完成标签芯 片防冲突功能验证的全部过程。
4) 本实用新型不依赖于所验证的RFID系统所采用的防冲突算法， 无论是哪一种防冲突算法，如AL0HA算法、二进制查找算法等，都可 以利用本模型和本验证电路对该系统的防冲突功能进行验证。
5) 本实用新型不依赖于所验证的RFID系统的调制方式、载波频 率和编码方式，无论是ASK调制还是PSK调制，无论是FM0编码、PIE 编码还是曼彻斯特编码等，都可以用本验证模型和验证电路对该系统 的防冲突功能进行验证。
6) 本实用新型不依赖于所验证的RFID系统所支持的协议，无论 所验证的RFID系统是用哪一种支持防冲突识别功能的无线射频识别 协议，都可以利用本方法和本验证电路对该系统的防冲突功能进行验 证。
7) 本实用新型所验证的防冲突复杂度具有可扩充性，当防冲突识 别的标签数量增多，防冲突复杂度增强时，只需要将验证电路中与逻 辑或者或逻辑的规模进行扩充，增加与逻辑或者或逻辑输入端的个数 即可。本验证电路可以对几百个甚至更多的标签进行防冲突功能验 证。
8) 本实用新型不仅可以用于对单个RFID系统的防冲突功能进行 验证，还可以应用于对单个防冲突算法的防冲突功能进行评价，以及 对多个防冲突算法的防冲突功能或者对多个RFID系统的防冲突功能 进行比较等。
以下结合附图和具体实施方式
对本实用新型做进一步说明。
图1为RFID读卡器和数据库的结构框图2为RFID无源射频识别标签的结构框图3为对于返回链路通信采用高电平(数字1)高反射系数，低
电平(数字0)低反射系数的调制方式的无源射频识别系统，不计信 道中的干扰噪声，将信道视为理想无失真信道时，对标签芯片防冲突 功能进行验证的电路拓扑结构示意图4为对于返回链路通信采用低电平(数字0)高反射系数，高 电平(数字l)低反射系数的调制方式的无源射频识别系统，不计信 道中的干扰噪声，将信道视为理想无失真信道时，对标签数字芯片防 冲突功能进行验证的电路拓扑结构示意图5为对于返回链路通信采用高电平(数字1)高反射系数、低 电平(数字0)低反射系数的调制方式的无源射频识别系统，不计信 道中的干扰噪声，将信道视为理想无失真信道时，对标签芯片防冲突 功能进行验证的模型示意图 ，
图6为对于返回链路通信采用高电平(数字1)高反射系数、低 电平(数字0)低反射系数的调制方式的无源射频识别系统，考虑信 道中的干扰噪声对通讯的影响时，对标签芯片防冲突功能进行验证的 模型示意图7为对于返回链路通信采用低电平(数字0)高反射系数、高 电平(数字l)低反射系数的调制方式的无源射频识别系统，不计信 道中的干扰噪声，将信道视为理想无失真信道时，对标签芯片防冲突 功能进行验证的模型示意图8为对于返回链路通信采用低电平(数字0)高反射系数，高 电平(数字1)低反射系数的调制方式的无源射频识别系统，考虑信 道中的干扰噪声对通讯的影响，对标签芯片防冲突功能进行验证的模
型示意图。
具体实施方式
参看图1至图4，本实用新型验证电路包括无源射频识别标签2、 读卡器1和数据库11。从读卡器1到无源射频识别标签2的信号传 递方向为前向链路，从无源射频识别标签2到读卡器1的信号传递方 向为返回链路。读卡器1包括天线3、射频前端电路4、读卡器基带 信号处理电路8、接口电路9和存贮器一 10。射频前端电路4由双工 器7、接收机6和发射机5组成。无源射频识别标签2包括天线及其 匹配电路15、射频前端模块14、数字基带处理模块13和存贮器二 12。读卡器基带信号处理电路8通过包括缓冲器链和逻辑门电路的冲 突模拟电路24与多个进行防冲突功能验证的无源射频识别标签的数 字基带处理模块13相连接。各无源射频识别标签芯片的数字基带处 理模块13的调制输出信号7;^(i4，2,3，…，N)通过逻辑门电路连接
到读卡器基带信号处理电路8的解调输入端，基带信号处理电路8的 调制输出信号通过缓冲器链连接到各个无源射频识别标签芯片的数 字基带处理模块13的解调输入端。对于返回链路通信采用高电平高 反射系数、低电平低反射系数的调制方式的射频识别系统，所述逻 辑门电路有如下几种实现方式① 一个N输入或逻辑门电路，②N 个非门分别和一个N输入与非门电路的N个输入端相连组成的电路， ③ 一个N输入或非门电路输出端和一个非门电路输入端相连组成的 电路， 其它任何能够实现N输入或逻辑功能的电路，⑤当N太大， 以至于用上述四种方法中的逻辑门电路都不能够支持如此多输入信号的或逻辑运算时，可以通过这些电路多级级联来实现。对于返回链 路通信采用低电平高反射系数、高电平低反射系数的调制方式的射频 识别系统，所述逻辑门电路有如下几种实现方式 —个N输入与逻辑门电路，②N个非门分别和一个N输入或非门电路的N个输入 端相连，③ 一个N输入与非门电路输出端和一个非门电路输入端相 连， 其它任何能够实现N输入与逻辑功能的电路， 当N太大， 以至于用上述四种方法中的逻辑门电路中都不能够支持如此多的输 入信号的与逻辑运算时，可以通过这些电路多级级联来实现。
参看图5至图8，本实用新型验证电路的模型
1)、将系统通讯的无线信道视为理想无失真信道，同时忽略无源 射频识别标签和读卡器射频前端电路4的噪声时，对于返回链路通信 采用高电平高反射系数、低电平低反射系数的调制方式的射频识别系 统处于冲突状态时，基带信号处理电路8的收发信号和各个处于场区 待识别无源射频识别标签的数字基带处理模块13收发信号之间满足 如下关系
① 在从读卡器1到无源射频识别标签2的前向链路通讯过程中， 各个无源射频识别标签2的数字基带处理模块13的解调输入信号 ^^(izl，2，3，…，N)和读卡器基带信号处理电路8的调制输出信号^"。^之间满足如下关系
A勿—r—" (i=1， 2， 3，…，N)
② 在从无源射频识别标签2到读卡器1的返回链路通信过程中， 各个无源射频识别标签2的数字基带处理模块13的调制输出信号
、 '(i^，2，3，…，N)和读卡器基带信号处理电路8的解调输入信号
Aw之间满足如下关系
2) 、将系统通讯的无线信道视为理想无失真信道，同时忽略无源 射频识别标签和读卡器射频前端电路4的噪声时，对于返回链路通信
采用低电平高反射系数、高电平低反射系数的调制方式的射频识别系
统处于冲突状态时，基带信号处理电路8的收发信号和各个处于场区 待识别无源射频识别标签的数字基带处理模块13收发信号之间满足
如下关系
① 在从读卡器1到无源射频识别标签2的前向链路通讯过程中， 各个无源射频识别标签2的数字基带处理模块13的解调输入信号
(i二l， 2， 3，…，N)和读卡器基带信号处理电路8的调制输出信号
&，R6。^之间满足如下关系
A,r。g' = S，Re。血r (i二l， 2, 3,…，N)
② 在从无源射频识别标签2到读卡器1的返回链路通信过程中， 各个无源射频识别标签2的数字基带处理模块13的调制输出信号
^w(i^,2,3，…，N)和读卡器基带信号处理电路8的解调输入信号 A》^之间满足如下关系
Ax，Re。血r = 、r绍i 7工，;r。g2 "^;c，r。g3 … 7x，r。gAr
3) 、考虑到射频识别系统无线信道中噪声干扰对通讯的影响，对 于返回链路通信采用高电平高反射系数、低电平低反射系数的调制方 式的射频识别系统处于冲突状态时，基带信号处理电路8收发信号、信道随机干扰信号和各个处于场区待识别无源射频识别标签的数字
基带处理模块13收发信号之间满足如下关系-
① 在从读卡器1到无源射频识别标签2的前向链路通讯过程中， 各个无源射频识别标签2的数字基带处理模块13的解调输入信号
(i=l， 2, 3,…，N)、读卡器基带信号处理电路8的调制输出信号 ^w和描述信道随机干扰的信号e"之间满足如下关系
<formula>complex formula see original document page 16</formula>
② 在从无源射频识别标签2到读卡器1的返回链路通信过程中， 各个无源射频识别标签2的数字基带处理模块13的调制输出信号 ^w(i二l，2,3，…，N)、读卡器基带信号处理电路8的解调输入信号
和描述信道随机干扰的信号e"之间满足如下关系<formula>complex formula see original document page 16</formula>
4)、考虑到射频识别系统无线信道中噪声干扰对通讯的影响，对 于返回链路通信采用低电平高反射系数、高电平低反射系数的调制方 式的射频识别系统处于冲突状态时，基带信号处理电路8收发信号、 信道随机干扰信号和各个处于场区待识别无源射频识别标签的数字 基带处理模块13收发信号之间满足如下关系
①在从读卡器1到无源射频识别标签2的前向链路通讯过程中， 各个无源射频识别标签2的数字基带处理模块13的解调输入信号 &~(i=1，2，3，*"，N)、读卡器基带信号处理电路8的调制输出信号 ;w和描述信道随机干扰的信号e"之间满足如下关系<formula>complex formula see original document page 16</formula>
②在从无源射频识别标签2到读卡器1的返回链路通信过程中， 各个无源射频识别标签2的数字基带处理模块13的调制输出信号
^~(i=l，2，3，"*，N)、读卡器基带信号处理电路8的解调输入信号 ^吣^和描述信道随机干扰的信号、之间满足如下关系<formula>complex formula see original document page 17</formula>
实施例一
参看图3，对于返回链路通信采用高电平(数字l)高反射系数， 低电平(数字0)低反射系数的调制方式的无源射频识别系统，用于 无源射频识别标签防冲突功能的验证电路包括读卡器基带处理电路 8、进行防冲突识别的无源射频识别标签一 16、无源射频识别标签二 17和无源射频识别标签N18、冲突模拟电路24以及接口电路9和数 据库ll。其中，读卡器基带处理电路8的调制输出信号7;,吣^通过一
个缓冲器链连接到各个无源射频识别标签16、 17、 18的数字基带处 理模块13的输入端A,。g, (i 二1，2，3，…，N)。该缓冲器链由缓冲器一
19、缓冲器二 20、缓冲器三21和缓冲器四22组成。各个无源射频 识别标签16、 17、 18的调制输出端7;，一 (i =1，2，3，…，N)通过一个
N输入或逻辑门电路23连接到读卡器基带处理电路8的解调输入端 71
丄x'Rs otter u
在本实施例中，RFID系统使用的通讯协议为IS0/IEC 18000-6(B) 标准。其防冲突部分采用一种基于随机数的防冲突算法，该标准返回 链路通信采用高电平(数字1)高反射系数，低电平(数字0)低反 射系数的调制方式。各无源射频识别标签16、 17、 18的数字基带处理模块13的解调输入信号&^和调制输出信号7;，^通过压悍块
(PAD)连接出来。
利用本实施例电路对无源射频识别标签芯片进行防冲突功能验证
的具体步骤如下所示
1) 读卡器l向无源射频识别标签2发送选择命令，并且将MASK (掩模)置为8' HOO，选择所有的数字无源射频识别标签16、
17、 18进入防冲突识别状态一一ID状态。
2) 通过终端控制软件，按照IS0/IEC 18000-6(B)协议标准的 防冲突流程，经由读卡器1向无源射频识别标签2发送防冲突 识别命令，启动防冲突识别流程。
3) 经过足够长的时间，在该RFID系统完成防冲突识别后，通 过终端控制软件的输出，判断读卡器1是否得到全部无源射频 识别标签16、 17、 18芯片的ID号，即是否识别出全部的无源 射频识别标签16、 17、 18芯片。
4) 根据读卡器1防冲突识别的结果对无源射频识别标签16、 17、 18芯片数字基带处理模块13是否正确实现协议中定义的 防冲突流程进行评估。完成防冲突功能验证。
实施例二
参看图4，对于返回链路通信采用低电平(数字0)高反射系数， 高电平(数字l)低反射系数的调制方式的无源射频识别系统，进行 标签芯片防冲突功能验证的电路结构与实施例一样。只是各个无源射 频识别标签16、 17、 18的调制输出端7;w (i 二1，2，3，…，N)通过一个N输入与逻辑门电路23连接到读卡器基带处理电路8的解调输入
与实施例一相比，其验证的步骤不变。即可对返回链路通信采用 低电平(数字0)高反射系数，高电平(数字1)低反射系数的调制 方式的无源射频识别系统的标签芯片进行防冲突功能验证。
权利要求1、一种射频识别标签芯片防冲突功能的验证电路，它由无源射频识别标签(2)、读卡器(1)和数据库(11)三部分组成，从读卡器(1)到无源射频识别标签(2)的信号传递方向为前向链路，从无源射频识别标签(2)到读卡器(1)的信号传递方向为返回链路，所述读卡器(1)包括天线(3)、射频前端电路(4)、读卡器基带信号处理电路(8)、接口电路(9)和存贮器一(10)，射频前端电路(4)由双工器(7)、接收机(6)和发射机(5)组成，所述无源射频识别标签(2)包括天线及其匹配电路(15)、射频前端模块(14)、数字基带处理模块(13)和存贮器二(12)，其特征在于，所述读卡器基带信号处理电路(8)通过包括缓冲器链和逻辑门电路的冲突模拟电路(24)与多个进行防冲突功能验证的无源射频识别标签(2)的数字基带处理模块(13)相连接，各无源射频识别标签(2)芯片的数字基带处理模块(13)的调制输出信号Tx，Tagi(i＝1，2，3，…，N)通过逻辑门电路连接到读卡器基带信号处理电路(8)的解调输入端，基带信号处理电路(8)的调制输出信号通过缓冲器链连接到各无源射频识别标签(2)芯片的数字基带处理模块(13)的解调输入端，冲突模拟电路(24)实现射频识别系统冲突时，基带信号处理电路(8)的收发信号和多个标签(2)的数字基带处理模块(13)收发信号之间的关系。
2、 如权利要求1所述的射频识别标签芯片防冲突功能的验证 电路，其特征在于， 1)、对于返回链路通信采用高电平高反射系数、低电平低反射系 数的调制方式的射频识别系统，所述逻辑门电路有如下几种实现方 式..① 一个N输入或逻辑门电路；② N个非门分别和一个N输入与非门电路的N个输入端相连组成 的电路；③ 一个N输入或非门电路输出端和一个非门电路输入端相连组 成的电路；④ 其它任何能够实现N输入或逻辑功能的电路； 当N太大，以至于用上述四种方式中的逻辑门电路都不能够 支持如此多输入信号的或逻辑运算时，可以通过这些电路多级级 联来实现；2)、对于返回链路通信采用低电平高反射系数、高电平低反射系 数的调制方式的射频识别系统，所述逻辑门电路有如下几种实现方 式① 一个N输入与逻辑门电路；② N个非门分别和一个N输入或非门电路的N个输入端相连；③ 一个N输入与非门电路输出端和一个非门电路输入端相连； 其它任何能够实现N输入与逻辑功能的电路； 当N太大，以至于用上述四种方式中的逻辑门电路中都不能够支持如此多的输入信号的与逻辑运算时，可以通过这些电路多 级级联来实现。
3、如权利要求1或2所述的射频识别标签芯片防冲突功能的验证电路，其特征在于，所述缓冲器链满足如下要求1) 、缓冲器链需平衡信号从输入端到每一个输出端的路径延迟， 使缓冲器链的输入端到N个输出端的延迟均相等；2) 、缓冲器链的级数K由缓冲器的扇出M和需要进行防冲突功能验证的无源射频识别标签(2)的数量N共同决定，其中，K = logMN;3) 、缓冲器链最后一级每个缓冲器依次和M个无源射频识别标签 (2)芯片的数字基带处理模块(13)的解调输入端相连接。
专利摘要一种射频识别标签芯片防冲突功能的验证电路，涉及无线射频识别(RFID)技术领域。本实用新型包括无源射频识别标签、读卡器和数据库三部分。其结构特点是，所述读卡器基带信号处理电路通过包括缓冲器链和逻辑门电路的冲突模拟电路与多个进行防冲突功能验证的无源射频识别标签的数字基带处理模块相连接。各无源射频识别标签芯片的数字基带处理模块的调制输出信号通过逻辑门电路连接到读卡器基带信号处理电路的解调输入端，读卡器基带信号处理电路的调制输出信号通过缓冲器链连接到各无源射频识别标签芯片数字基带处理模块的解调输入端。本实用新型对标签芯片的防冲突功能直接进行验证，具有可扩展性，大大降低了验证复杂度和验证成本。
文档编号G06K7/00GK201075219SQ20072017018
公开日2008年6月18日 申请日期2007年8月14日 优先权日2007年8月14日
发明者吴行军, 马长明 申请人:北京同方微电子有限公司