专利名称：一种现场可编程门阵列中的门控时钟及其实现方法
技术领域：
本发明涉及集成电路技术，特别是涉及一种现场可编程门阵列中的门控时 钟及其实现方法。
背景技术：
现代集成电路设计中，芯片的规模和复杂度都在呈指数性的增加。尤其在
ASIC (Application Specific Intergrated Circuits,专用集成电路)的设计流程中， 验证和调试所花费的时间约占总设计工期的70% 。为了缩短验证所花费的时间 周期，在传统的仿真验证的基础上，涌现了许多新的验证手段，如断言验证、 覆盖率驱动的验证，以及广泛应用的基于FPGA (Field Programmable Gate Array,现场可编程门阵列)的原型验证技术。FPGA原型验证是芯片在流片 (tape-out)前最重要的验证过程。和仿真软件相比，FPGA的硬件特性可以让 设计运行在较高的频率上，可加速仿真。另一方面，可以在ASIC芯片设计前 期并行设计外围电路及应用软件，缩短了芯片验证周期。
但是FPGA本身与ASIC有很多不同之处。最主要的不同就是关于时钟的 不同。在ASIC的电路设计中，自动布局布线工具使用动态搭建时钟緩冲器树 的方法来解决时钟偏差问题，其基本思想就是控制时钟源与寄存器之间的门延 时与线路延时。如果同时钟域内所有寄存器的时钟端与时钟源之间的路径，包 含大体相同的时钟缓冲器个数与连线长度，就可以近似地认为时钟信号从时钟 源到各寄存器时钟端的延时是相等的，因此寄存器间的时钟偏差可以忽略不 计。
而由于FPGA的生产工艺，在出厂之前，FPGA内部元件之间的连线已经 完全固定。同时，FPGA具有连线延时相对门延时较大的特点，造成FPGA并 不能通过动态搭建时钟缓冲器树的方法解决时钟偏差问题。实际上，FPGA的 时钟树结构已经被预先固化在芯片当中。正因为以上的不同，在ASIC中可以简单实现的门控时钟在FPGA中需要 单独处理。门控时钟是减少功耗的最主要方法之一。在ASIC中门控时钟通常 采用如图l所示的电路来实现。时钟与时钟使能端做"与"的运算，产生的信 号作为触发器101的实际时钟。其工作原理是，当时钟使能无效，则输入触发 器101的时钟信号为低电平，此时触发器101无动态功耗，功耗固定，并且输
入信号等于输出信号。
现有的系统在进行FPGA原型验证时多数采取以下将门控信号由时钟端 改到数据端的多路选4奪器来实现。
现有技术的与ASIC最近似的FPGA门控时钟解决方案如下
如图2所示，为FPGA实现的门控时钟的电路结构图，当时钟使能有效时， 触发器201的输入端为正常的时钟输入，当时钟使能无效时，数据输入端为此 时的触发器201的数据输出。
这种多路选择器202实现的门控时钟能够满足FPGA中时钟树构建的需 求。但是，在实现本发明技术方案的过程中，发现这种结构至少存在以下缺陷
首先，对于全芯片都进行门控时钟的系统而言，每一个触发器都需要增加 一个多路选择器，因此增加了很多面积的消耗。
第二，这种门控方式也与真实的ASIC有一定的区别，时钟使能信号与时 钟本身的相位关系无法进行验证。这是因为，在时钟使能信号变化的第一时刻， 其真正产生作用是在经多路选择器202和触发器201延迟后的第二时刻，也就 是其真正锁存的不是第一时刻的输入信号，而是第一时刻的输入信号经多路选 择器202和触发器201后得到的第二时刻的输出信号。
第三，由于这种结构仅仅是功能上近似了 ASIC的门控方案，而输入触发 器201的实际时钟还是在不断的翻转，因此在功耗上无法进行较准确的估计。
发明内容
本发明的目的是提供一种现场可编程门阵列中的门控时钟电路，使FPGA 能够更加真实的模拟ASIC的门控时钟电路，解决现有技术模拟的ASIC的门 控时钟电路存在的占用面积大、无法准确估计功耗的技术问题。
为了实现上述目的， 一方面，提供了 一种现场可编程门阵列中的门控时钟，包括
触发器；
全局时钟緩存多路选择器，输出端连接所述触发器的时钟输入端，用于 在时钟使能信号为有效时，使所述触发器的时钟输入端的输入为时钟信号，在 所述时钟使能信号为无效时，使所述触发器的时钟输入端的输入为零。
优选地，所述的门控时钟，其中，所述多路选择器的一路输入信号为所述 时钟信号，所述多路选择器的控制信号为所述时钟使能信号。
优选地，所述的门控时钟，其中，所述多路选择器为两路选择器，并且其 中一路输入接地。
优选地，所述的门控时钟，其中，所述触发器为至少两个，并且每个所述 触发器的时钟输入端均连接所述多路选择器的输出端。
本发明的另一个方面，提供一种现场可编程门阵列，包括门控时钟，所述 门控时钟包括
至少一个触发器；
全局时钟缓存多路选择器，输出端连接所述触发器的时钟输入端，用于 在时钟使能信号为有效时，使所述触发器的时钟输入端的输入为时钟信号，在 所述时钟使能信号为无效时，使所述触发器的时钟输入端的输入为零。
优选地，所述的现场可编程门阵列，其中，所述多路选择器的一路输入信 号为所述时钟信号，所述多路选择器的控制信号为所述时钟使能信号。
优选地，所述的现场可编程门阵列，其中，所述多路选择器为两路选择器， 并且其中 一路的输入接地。
本发明的另 一个方面，提供一种在现场可编程门阵列中实现门控时钟的方 法，包括
使时钟信号和接地信号输入到全局时钟緩存多路选择器的输入端； 使时钟使能信号输入到所述全局时钟緩存多路选择器的选择端； 在所述时钟使能信号为有效时，使所述全局时钟緩存多路选择器向触发器
的时钟输入端输出所述时钟信号；在所述时钟使能信号为无效时，使所述触发
器的时钟输入端的输入为零。
本发明的另一个方面，提供一种现场可编程门阵列的实现方法，其特征在于，包括使时钟信号和接地信号输入到全局时钟緩存多路选择器的输入端； 使时钟使能信号输入到所述全局时钟緩存多路选#^器的选择端； 在所述时钟使能信号为有效时，使所述全局时钟緩存多路选择器向至少一
个触发器的时钟输入端输出所述时钟信号；在所述时钟使能信号为无效时，使
所述至少一个触发器的时钟输入端的输入为零。 本发明实施例至少存在以下技术效果
1) 本发明实施例l吏用BUFGMUX构建门控时钟，完成对时钟的控制，灵 活利用了 FPGA中的资源，既满足了 FPGA内部的时钟树需求，又最大程度 的满足设计验证的需求。
2) 对于全芯片都进行门控时钟的系统而言，多个触发器都连接同一个 BUFGMUX,因此减少了很多面积的消耗。
3) 门控方式与真实的ASIC效果一致，时钟使能信号与时钟本身的相位 关系相同步，在时钟使能信号变化的第一时刻，锁存的是该第一时刻的输入信
号
4) 使能信号无效的时候，输入触发器的实际时钟为零，因此在功耗上能 进行较准确的估计。
5 )在效果和功能上都与实际的ASIC类似，能满足FPGA中时钟树的需 求，简单实用。
图1为现有ASIC中实现的门控时钟的电路结构图； 图2为现有FPGA实现的门控时钟的电路结构图3为本发明实施例提供的使用BUFGMUX实现FPGA的门控时钟的电 路结构图4为本发明实施例提供的用BUFGMUX构成的门控时钟网络的结构图。
具体实施例方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对 具体实施例进行详细描述。在FPGA中有一种资源叫BUFGMUX (全局时钟缓存多路选择器)， BUFGMUX不是简单的时钟緩沖器，它是一个具有低时钟偏差、高驱动能力 并带有选择端的多路选择器。使用不同的原语对BUFGMUX进行实例化， BUFGMUX可以构成时钟选择器、时钟门控器或者筒单的时钟緩冲器。
考虑到FPGA有自己独特的时钟资源，因此本发明实施例将灵活正确的使 用这些资源，以便既满足FPGA内部的时钟树需求，又最大程度的满足设计验 证的需求。
图3为本发明实施例提供的使用BUFGMUX实现FPGA的门控时钟的电 路结构图，如图所示，门控时钟包括触发器301;由BUFGMUX实现的选 择器302,输出端连接所述触发器的时钟输入端，用于在时钟使能信号为有 效时，使所述触发器的时钟输入端的输入为时钟信号，在所述时钟使能信号为 无效时，使所述触发器的时钟输入端的输入为零。
其中，选择器302的一路输入信号为所述时钟信号，选择器302的控制信
号为所述时钟使能信号，所述选择器为两路选择器，并且其中一路输入接地。
在FPGA中的触发器401的时钟端增加BUFGMUX 402作为时钟的门控器件。 当时钟使能有效时，时钟可以通过BUFGMUX进入多个触发器的时钟端，当 时钟使能无效时，所述多个触发器的时钟端输入为0,从而实现了门控时钟。 由于BUFGMUX的特性，在开启和关断的过程中不会有短时脉冲波形干扰出现。
对应以上由硬件装置构成的门控时钟，本发明实施例还提供了 一种在现场 可编程门阵列中实现门控时钟的方法，包括
使时钟信号和接地信号输入到全局时钟緩存多路选择器的输入端；
使时钟使能信号输入到所述全局时钟缓存多路选择器的选择端；
在所述时钟使能信号为有效时，使所述全局时钟缓存多路选择器向触发器
的时钟输入端输出所述时钟信号；在所述时钟使能信号为无效时，使所述触发
器的时钟输入端的输入为零。
由上可知，本发明实施例具有以下优势
l)本发明实施例使用BUFGMUX构建门控时钟，完成对时钟的控制，灵活利用了 FPGA中的资源，既满足了 FPGA内部的时钟树需求，又最大程度 的满足设计验证的需求。
2) 对于全芯片都进行门控时钟的系统而言，多个触发器都连接同 一个 BUFGMUX,因此减少了很多面积的消耗。
3) 门控方式与真实的ASIC效果一致，时钟使能信号与时钟本身的相位 关系相同步，在时钟使能信号变化的第一时刻，锁存的是该第一时刻的输入信
4) 使能信号无效的时候，输入触发器的实际时钟为零，因此在功耗上能 进行较准确的估计。
5 )在效果和功能上都与实际的ASIC类似，能满足FPGA中时钟树的需 求，简单实用。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通 技术人员来说，在不脱离本发明原理的前提下，还可以做出若千改进和润饰， 这些改进和润饰也应视为本发明的保护范围。
权利要求
1.一种现场可编程门阵列中的门控时钟，其特征在于，包括触发器；全局时钟缓存多路选择器，输出端连接所述触发器的时钟输入端，用于在时钟使能信号为有效时，使所述触发器的时钟输入端的输入为时钟信号，在所述时钟使能信号为无效时，使所述触发器的时钟输入端的输入为零。
2. 根据权利要求1所述的门控时钟，其特征在于，所述多路选择器的一 路输入信号为所述时钟信号，所述多路选择器的控制信号为所述时钟使能信
3. 根据权利要求1所述的门控时钟，其特征在于，所述多路选择器为两 路选择器，并且其中一路输入接地。
4. 根据权利要求l、 2或3所述的门控时钟，其特征在于，所述触发器为至少两个，并且每个所述触发器的时钟输入端均连接所述多路选择器的输出二山>而。
5. —种现场可编程门阵列，其特征在于，包括门控时钟，所述门控时钟 包括至少一个触发器；全局时钟緩存多路选择器，输出端连接所述触发器的时钟输入端，用于 在时钟使能信号为有效时，使所述触发器的时钟输入端的输入为时钟信号，在 所述时钟使能信号为无效时，使所述触发器的时钟输入端的输入为零。
6. 根据权利要求5所述的现场可编程门阵列，其特征在于，所述多路选 择器的一路输入信号为所述时钟信号，所述多路选择器的控制信号为所述时钟 使能信号。
7. 根据权利要求5所述的现场可编程门阵列，其特征在于，所述多路选 择器为两路选择器，并且其中一路的输入接地。
8. —种在现场可编程门阵列中实现门控时钟的方法，其特征在于，包括 使时钟信号和接地信号输入到全局时钟緩存多路选择器的输入端； 使时钟使能信号输入到所述全局时钟缓存多路选择器的选择端；在所述时钟使能信号为有效时，使所述全局时钟緩存多路选择器向触发器的时钟输入端输出所述时钟信号；在所述时钟使能信号为无效时，使所述触发器的时钟输入端的输入为零。
9. 一种现场可编程门阵列的实现方法，其特征在于，包括 使时钟信号和接地信号输入到全局时钟緩存多路选#^器的输入端； 使时钟使能信号输入到所述全局时钟緩存多路选择器的选择端； 在所述时钟使能信号为有效时，使所述全局时钟緩存多路选择器向至少一个触发器'的时钟输入端输出所述时钟信号；在所述时钟使能信号为无效时，使所述至少一个触发器的时钟输入端的输入为零。
全文摘要
本发明提供一种现场可编程门阵列中的门控时钟及其实现方法，门控时钟包括触发器；全局时钟缓存多路选择器，输出端连接所述触发器的时钟输入端，用于在时钟使能信号为有效时，使所述触发器的时钟输入端的输入为时钟信号，在所述时钟使能信号为无效时，使所述触发器的时钟输入端的输入为零。本发明中多个触发器都连接同一个BUFGMUX，因此减少了很多面积的消耗，门控方式与真实的ASIC效果一致，时钟使能信号与时钟本身的相位关系相同步，使能信号无效的时候，输入触发器的实际时钟为零，因此在功耗上能进行较准确的估计，能满足FPGA中时钟树的需求，简单实用。
文档编号G06F17/50GK101303711SQ200810116469
公开日2008年11月12日 申请日期2008年7月10日 优先权日2008年7月10日
发明者杨 邹 申请人:北京中星微电子有限公司