一种门控时钟触发器的制造方法
【技术领域】
[0001] 本发明涉及一种触发器，尤其是涉及一种门控时钟触发器。
【背景技术】
[0002] 在数字电路中，基本的工作信号是二进制数字信号和开关逻辑信号，而触发器就 是一种具有记忆功能且可存放这些信号的基本逻辑单元。触发器具有在下一个输入信号到 来之前，能保持前一输入信号作用结果的功能，即电路的存储记忆功能是目前应用较为广 泛的门电路之一。随着微处理器的运算速度越来越快，对触发器的需求也越来越高，其速度 和功耗以及面积等的性能将直接影响到整个集成电路的整体性能。
[0003] 门控时钟触发器中引入门控时钟，使内部电路的时钟在一定时间段有选择性的停 止，由此可以降低电路的动态功耗，是目前主要使用的时钟触发器。传统的门控时钟触发器 主要有两种：栅压自举型门控时钟触发器和传输管型门控时钟触发器，栅压自举型门控时 钟触发器的电路图如图1所示，传输管型门控时钟触发器的电路图如图2所示。栅压自举 型门控时钟触发器和传输管型门控时钟触发器中采用的MOS管数量较多，电路拓扑结构比 较复杂，造成了功耗的浪费性消耗，电路延时和功耗均较大。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种电路延时和功耗均较小的门控时钟触发 器。
[0005] 本发明解决上述技术问题所采用的技术方案为：一种门控时钟触发器，包括第一 PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS 管、第八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第 六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管；
[0006] 所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源 极、所述的第四PMOS管的源极、所述的第六PMOS管的源极和所述的第八PMOS管的源极均 接入电源；所述的第一PMOS管的栅极、所述的第五PMOS管的栅极、所述的第四NMOS管的栅 极和所述的第八NMOS管的栅极连接且其连接端为所述的门控时钟触发器的时钟信号输入 端；
[0007] 所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第三NMOS管的漏 极和所述的第五NMOS管的栅极连接；所述的第三NMOS管的源极和所述的第四NMOS管的 漏极连接；所述的第三NMOS管的栅极、所述的第一NMOS管的源极和所述的第二NMOS管的 源极连接，所述的第四NMOS管的源极、所述的第五NMOS管的源极、所述的第六NMOS管的源 极、所述的第七NMOS管的源极、所述的第八NMOS管的源极、所述的第九NMOS管的源极和所 述的第十NMOS管的源极均接地；所述的第二PMOS管的漏极、所述的第三PMOS管的栅极、所 述的第五NMOS管的漏极和所述的第六NMOS管的栅极连接，所述的第三PMOS管的漏极、所 述的第四PMOS管的栅极、所述的第六NMOS管的漏极和所述的第七NMOS管的栅极连接；所 述的第四PMOS管的漏极和所述的第五PMOS管的漏极连接，所述的第五PMOS管的源极、所 述的第七NM0S管的漏极、所述的第八NM0S管的漏极、所述的第六PM0S管的栅极和所述的 第九NM0S管的栅极连接，所述的第六PMOS管的漏极、所述的第七PMOS管的源极和所述的 第八PMOS管的栅极连接，所述的第七PMOS管的漏极、所述的第九NM0S管的漏极和所述的 第十NM0S管的栅极连接；
[0008] 所述的第七PMOS管的栅极和所述的第一NM0S管的漏极连接且其连接端为所述的 门控时钟触发器的信号输入端，所述的第二NM0S管的漏极为所述的门控时钟触发器的反 相信号输入端，所述的第一NM0S管的栅极为所述的门控时钟触发器的反相信号输出端，所 述的第二NM0S管的栅极、所述的第八PMOS管的漏极和所述的第十NM0S管的漏极连接且其 连接端为所述的门控时钟触发器的信号输出端。
[0009] 所述的第一PMOS管的沟道宽度是所述的第一NM0S管的沟道宽度的2?4倍，所 述的第一PMOS管、所述的第二PMOS管、所述的第三PMOS管、所述的第四PMOS管、所述的第 五PMOS管、所述的第六PMOS管、所述的第七PMOS管和所述的第八PMOS管的沟道宽度相 等，所述的第一NM0S管、所述的第二NM0S管、所述的第三NM0S管、所述的第四NM0S管、所 述的第五NM0S管、所述的第六NM0S管、所述的第七NM0S管、所述的第八NM0S管、所述的第 九NM0S管和所述的第十NM0S管的沟道宽度相等；由此可以对上升沿时间和下降沿时间进 行平衡，进一步减小电路延时时间。
[0010] 与现有技术相比，本发明的优点在于通过第一PMOS管、第二PMOS管、第三PMOS 管、第四PMOS管、第五PMOS管、第三NM0S管、第五NM0S管、第六NM0S管、第七NM0S管和 第八NM0S管构成短脉冲产生电路，该短脉冲产生电路让时钟信号的高电平宽度变的尽可 能的窄，从而近似变为边沿触发器，由此提高了运行速度，同时相对于传统的门控时钟触发 器，其使用的M0S管数量变少，提高了运行速度的同时降低了电路的功耗，更为重要的是， 由于本发明电路使用了clock-gating门控技术，使得电路时钟只有在M0S管发生状态翻转 时，时钟才进行相应的翻转，这样节省了大量的空翻转，减小了功耗，由此本发明的电路延 时和功耗均较小。
【附图说明】
[0011] 图1为栅压自举型门控时钟触发器的电路图；
[0012] 图2为传输管型门控时钟触发器的电路图；
[0013] 图3为本发明的门控时钟触发器的电路图。
【具体实施方式】
[0014] 以下结合附图实施例对本发明作进一步详细描述。
[0015] 实施例：如图3所示，一种门控时钟触发器，包括第一PMOS管P1、第二PMOS管P2、 第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八 PMOS管P8、第一NM0S管N1、第二NM0S管N2、第三NM0S管N3、第四NM0S管N4、第五NM0S管 N5、第六NM0S管N6、第七NM0S管N7、第八NM0S管N8、第九NM0S管N9和第十NM0S管N10 ;
[0016] 第一PMOS管P1的源极、第二PMOS管P2的源极、第三PMOS管P3的源极、第四PMOS 管P4的源极、第六PMOS管P6的源极和第八PMOS管P8的源极均接入电源；第一PMOS管P1 的栅极、第五PMOS管P5的栅极、第四NMOS管N4的栅极和第八NMOS管N8的栅极连接且其 连接端为门控时钟触发器的时钟信号输入端；
[0017] 第一PM0S管P1的漏极、第二PM0S管P2的栅极、第三NMOS管N3的漏极和第五 NMOS管N5的栅极连接；第三NMOS管N3的源极和第四NMOS管N4的漏极连接；第三NMOS 管N3的栅极、第一NMOS管N1的源极和第二NMOS管N2的源极连接，第四NMOS管N4的源 极、第五NMOS管N5的源极、第六NMOS管N6的源极、第七NMOS管N7的源极、第八NMOS管 N8的源极、第九NMOS管N9的源极和第十NMOS管N10的源极均接地；第二PM0S管P2的 漏极、第三PM0S管P3的栅极、第五NMOS管N5的漏极和第六NMOS管N6的栅极连接，第三 PM0S管P3的漏极、第四PM0S管P4的栅极、第六NMOS管N6的漏极和第七NMOS管N7的栅 极连接