专利名称：一种防止总线冲突的方法、电路及集成电路芯片的制作方法
技术领域：
本发明涉及一种复位电路，特别地，涉及一种防止总线冲突的方法、电路 及集成电路芯片。
背景技术：
在现有的具有数据总线的处理器中，在芯片上电时，由于电源电压的初始 状态不稳定，容易造成电路元器件及电路节点的电压和逻辑状态不稳定。如果 电器元件及电路节点的电压或逻辑状态发生改变，那么电路系统很可能产生错 误，影响芯片上电后的正常运行。因此， 一般是利用一个上电复位电路在上电
初期产生一个复位信号，使电路系统的中央处理器(CPU， Center Process Unit) 和系统中的其他部件都处于一个确定的初始化状态，并从这个状态开始工作。 复位通常包括同步复位和异步复位，同步复位是指时钟上升沿(或者下降 沿)到来时复位信号才能起作用；而异步复位，不需要时钟信号来约束，只要 复位信号到来就立即动作。目前，通常采用同步寄存器和全芯片异步复位来实 现电路复位。
对于采用同步寄存器来实现电路复位，在芯片上电过程中，如果异步复位 时外部时钟不能同步供给，而同步寄存器需要根据内部时钟来实现同步复位， 所以内外部时钟的不同步就容易引起电路时序紊乱，造成同步寄存器的值不确 定，使同步寄存器的输出处于亚稳态，从而导致同步寄存器控制的双向输入/ 输出焊垫(I/O PAD)的方向不能确定，使得I/OPAD处于输出状态(正常情 况I/OPAD处于输入状态)，当外围电路对导线进行多源驱动时，造成总线冲 突。
对于全芯片异步复位，即在对芯片内所有的寄存器都使用异步复位寄存 器，这样就可以保证所有的寄存器在没有时钟时都能被复位，但是由于全芯片 的寄存器非常多，会带来额外的面积消耗，所以需要付出很高的成本代价。
因此，需要本领域技术人员迫切解决的一个技术问题就是如何能够在避 免使用全芯片异步复位，避免增加芯片面积的条件下，防止由于集成电路芯片上I/O PAD的方向不确定造成的总线冲突。
发明内容
本发明所要解决的技术问题是提供一种防止总线冲突的方法、电路及集成 电路芯片，实现在不使用全芯片异步复位，避免增加芯片面积的条件下，使得 芯片的I/O PAD的方向确定，防止由于集成电路芯片上I/OPAD的方向不确定 造成的总线沖突。
为了解决上述问题，本发明公开了一种防止总线冲突的方法，该方法包括 以下步骤
芯片上电，接收异步复位信号；
检测外部时钟信号是否到达，若外部时钟信号未到达，则通过连接芯片异 步复位端的异步复位寄存器接收异步复位控制信号，控制芯片的双向输入/输 出焊垫状态确定；
若外部时钟信号到达，芯片内部同步寄存器复位，并触发异步复位寄存器 退出复位状态；芯片内部同步寄存器控制双向输入/输出焊垫状态确定。
优选的，所述触发异步复位寄存器退出复位状态的条件为预设的计数阈值。
进一步，通过以下方式进行计数阈值的预设
获取芯片内部同步寄存器在内部时钟的驱动条件下完成复位所需的时间； 获取外部时钟信号的周期时间；
用所述芯片内部同步寄存器完成复位所需的时间除以所述外部时钟信号 的周期时间，得到计数阈值。
优选的，采用以下方式获取所述计数阈值 每出现一个外部时钟周期的上升沿，计数值按设定步长自动递增； 计数值达到计数阈值时，停止计数。 优选的，控制所述双向输入/输出焊垫状态为输入状态。 根据本发明的实施例，还公开了一种防止总线冲突的电路，包括芯片，及 与所述芯片异步复位端相连的异步复位寄存器，所述芯片内置同步寄存器、异 步复位信号接收单元、外部时钟信号检测单元、及双向输入/输出焊垫控制单元；
所述异步复位信号接受单元，在所述芯片上电时，用于接收异步复位信号； 所述外部时钟信号检测单元，用于检测外部时钟信号是否到达，若外部时
钟信号未到达，触发所述异步复位寄存器；若外部时钟信号到达，触发所述同
步寄存器；
所述异步复位寄存器，用于接受异步复位控制信号，触发双向输入/输出 焊垫控制单元；
所述同步寄存器，用于复位完成后，控制芯片的双向输入/输出焊垫状态 确定；
所述双向输入/输出焊垫控制单元，用于控制芯片的双向输入/输出焊垫状 态确定。
优选的，所述电路还包括
计数单元，用于在外部时钟到达时，获取芯片内部同步寄存器完成复位的 时间，并在芯片内部同步寄存器完成复位后，触发异步复位寄存器退出复位状 态。
进一步，所述计数单元进一步包括
复位所需的时间；
第二子模块，用于获取外部时钟信号的周期时间；
第三子模块，用于计算相应芯片内部同步寄存器完成复位所需时间，所需 外部时钟信号的周期数目，并将该周期数目作为计数阈值；每出现一个外部时 钟周期的上升沿，计数值按设定步长自动递增；当计数值达到计数阈值时，停 止计数，触发所述异步复位寄存器退出复位状态。
优选的，控制所述双向输入/输出焊垫状态为输入状态。 根据本发明的实施例，还公开了一种防止总线沖突的集成电路芯片，所述 芯片内置同步寄存器，芯片异步复位端连接异步复位寄存器，所述芯片包括 异步复位信号接收单元、外部时钟信号检测单元及双向输入/输出焊垫控制单
元；所述异步复位信号接受单元，在所述芯片上电时，用于接收异步复位信号； 所述外部时钟信号检测单元，用于检测外部时钟信号是否到达，若外部时
钟信号未到达，触发所述异步复位寄存器；若外部时钟信号到达，触发所述同
步寄存器；
所述异步复位寄存器，用于接受异步复位控制信号，触发双向输入/输出 焊垫控制单元；
所述同步寄存器，用于复位完成后，控制芯片的双向输入/输出焊垫状态 确定；
所述双向输入/输出焊垫控制单元，用于控制芯片的双向输入/输出焊垫状 态确定。
优选的，所述芯片还包括
计数单元，用于在外部时钟到达时，获取芯片内部同步寄存器完成复位的 时间，并在芯片内部同步寄存器完成复位后，触发异步复位寄存器退出复位状 态。
优选的，所述计数单元进一步包括
第一子^t块，用于获取芯片内部同步寄存器在内部时钟的驱动条件下完成 复位所需的时间；
第二子模块，用于获取外部时钟信号的周期时间；
第三子模块，用于计算相应芯片内部同步寄存器完成复位所需时间，所需 外部时钟信号的周期数目，并将该周期数目作为计数阈值；每出现一个外部时 钟周期的上升沿，计数值按设定步长自动递增；当计数值达到计数阈值时，停 止计数，触发所述异步复位寄存器退出复位状态。
优选的，控制所述双向输入/输出焊垫状态为输入状态。
与现有技术相比，本发明具有以下优点
本发明中，当芯片上电异步复位时，若外部时钟信号由于延迟还未到达， 则通过异步复位寄存器接收异步复位信号，使得芯片上I/O PAD的状态确定， 消除由于I/OPAD的状态不确定造成的总线冲突；若外部时钟信号到达，则触 发同步寄存器，产生同步复位信号，将外部时钟引入同步寄存器的内部逻辑，当对内部寄存器完成复位时，使异步复位寄存器退出复位状态，利用同步寄存
器控制I/OPAD的状态。
从而同步寄存器控制的双向输入/输出焊垫(I/OPAD)的方向不能确定，进而 导致总线冲突的发生；同时，避免了由于使用过多异步复位寄存器造成的额外 的面积消耗，节约了成本。
图l是本发明一种防止总线沖突的方法实施例的结构框图； 图2是本发明 一 种防止总线冲突的电路实施例的结构框图； 图3是对应图2中电路实施例的信号时序图； 图4是本发明一种防止总线冲突的芯片实施例的结构示意图。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式
对本发明作进一步详细的说明。
参照图1,示出了本发明一种防止总线沖突的方法实施例，该方法可以包 括以下步骤
步骤IOI,芯片上电，接收异步复位信号；
步骤102,检测外部时钟信号是否到达，若外部时钟信号未到达，则通过 连接芯片异步复位端的异步复位寄存器接收异步复位控制信号，控制芯片的双 向输入/输出焊垫状态确定；
步骤103，若外部时钟信号到达，芯片内部同步寄存器复位，并触发异步 复位寄存器退出复位状态；芯片内部同步寄存器控制双向输入/输出焊垫状态 确定。
其中，控制所述双向输入/输出焊垫状态为输入状态，所述触发异步复位 寄存器退出复位状态的条件为预设的计数阈值。 本实施例通过以下方式进行计数阈值的预设
获取芯片内部同步寄存器在内部时钟的驱动条件下完成复位所需的时间；获取外部时钟信号的周期时间；
用所述芯片内部同步寄存器完成复位所需的时间除以所述外部时钟信号 的周期时间，得到计数阈值。
并且，采用以下方式获取所述计数阁值
每出现一个外部时钟周期的上升沿，计数值按设定步长自动递增； 计数值达到计数阈值时，停止计数。
本发明实施例中，当芯片上电，接收异步复位信号异步复位时，异步复位 寄存器的复位端值为"1",若此时没有外部时钟，则异步复位端保持为"1"， PAD方向强制^:置为输入状态；当外部时钟到达时，芯片内部同步寄存器进 行同步复位，当芯片内部同步寄存器完成同步复位时，异步复位寄存器值清零， 退出复位状态，PAD方向由内部寄存器控制。
参照图2，示出了本发明一种防止总线冲突的电路实施例的结构框图，该 电路具体包括芯片201,及与所述芯片201异步复位端相连的异步复位寄存 器202,所述芯片201内置同步寄存器203、异步复位信号接收单元204、外 部时钟信号检测单元205、及双向输入/输出焊垫控制单元206;
所述异步复位信号接收单元204,在所述芯片201上电时，用于接收异步 复位信号；
所述外部时钟信号检测单元205，用于检测外部时钟信号是否到达，若外 部时钟信号未到达，触发所述异步复位寄存器202;若外部时钟信号到达，触 发所述同步寄存器203;
所述异步复位寄存器202,用于接收异步复位控制信号，触发双向输入/ 输出焊垫控制单元206;
所述同步寄存器203,用于复位完成后，控制芯片201的双向输入/输出焊 垫为输入状态；
所述双向输入/输出焊垫控制单元206，用于控制芯片201的双向输入/输 出焊垫为输入状态。
优选的，所述电路还包括
计数单元，用于在外部时钟到达时，获取芯片内部同步寄存器完成复位的
10时间，并在芯片内部同步寄存器完成复位后，触发异步复位寄存器退出复位状态。
所述计数单元进一步包括
第一子模块，用于获取芯片内部同步寄存器在内部时钟的驱动条件下完成 复位所需的时间；
第二子模块，用于获取外部时钟信号的周期时间；
第三子模块，用于计算相应芯片内部同步寄存器完成复位所需时间，所需 外部时钟信号的周期数目，并将该周期数目作为计数阈值；每出现一个外部时 钟周期的上升沿，计数值按设定步长自动递增；当计数值达到计数阈值时，停 止计数，触发所述异步复位寄存器退出复位状态。
图3示出的是对应图2中电路实施例的信号时序图，其中，XCLK表示外 部时钟信号；RSTN表示外部输入的芯片异步复位信号，用来复位计数器和产 生anti—conflict的寄存器，以及复位产生同步复位信号bypass—reset的寄存器； 低有效的Anti-conflict是由设计人员设置的防止由于I/O PAD方向不确定导致 总线冲突的信号；Internal clk是芯片内置同步寄存器的内部时钟信号；Bypass reset表示外部时钟信号XCLK触发的同步复位信号。当外部RSTN信号输入 时，Bypass reset和Anti-conflict信号被拉高，芯片接收异步复位信号RSTN时， 异步复位寄存器值被置成1。如果这时外部时钟还未到达，Bypass reset和 Anti-conflict信号一直为高，同时所述异步复位寄存器的值保持为1,在 Anti-conflict信号为高的情况下，I/O PAD的方向强制设置为输入状态，不会 发生由双向输入/输出焊垫状态不确定导致的总线冲突。某一时刻，外部时钟 XCLK到达，如图3中(a)图所示，Bypassreset将外部时钟信号XCLK引入 到芯片内置的同步寄存器的内部逻辑，并对同步寄存器进行复位；当同步寄存 器复位完成，Bypass reset和Anti-conflict信号降低，异步复位寄存器清零，退 出复位状态，此时I/OPAD方向由芯片内部同步寄存器控制。图3中(b)图 所示是当外部RSTN信号输入同时，外部时钟信号输入时的信号时序图，原理 如前所述。当外部RSTN信号输入时，Bypass reset和Anti-conflict信号净皮4立高， Bypass reset直接将外部时钟信号XCLK引入到芯片内置的同步寄存器的内部逻辑，并对同步寄存器进行复位；当同步寄存器复位完成，Bypass reset和 Anti-conflict信号降低，此时，异步复位寄存器清零，退出复位状态，I/O PAD 方向由芯片内部同步寄存器控制。
参照图4，示出了本发明一种防止总线冲突的芯片实施例，该芯片401内 置同步寄存器403，芯片异步复位端连接异步复位寄存器402,所述芯片包括 异步复位信号接收单元404、外部时钟信号;^测单元405及双向输入/输出焊垫 控制单元406;
所述异步复位信号接收单元404，在所述芯片上电时，用于接收异步复位
信号；
所述外部时钟信号检测单元405,用于检测外部时钟信号是否到达，若外 部时钟信号未到达，触发所述异步复位寄存器402;若外部时钟信号到达，触 发所述同步寄存器403;
所述异步复位寄存器402,用于接收异步复位控制信号，触发双向输入/ 输出焊垫控制单元406;
所述同步寄存器403,用于复位完成后，控制芯片的双向输入/输出焊垫状 态确定；
所述双向输入/输出焊垫控制单元406,用于控制芯片的双向输入/输出焊 垫状态为输入状态。
一种改进的技术方案是，所述芯片还包括
计数单元，用于在外部时钟到达时，获取芯片内部同步寄存器完成复位的 时间，并在芯片内部同步寄存器完成复位后，触发异步复位寄存器退出复位状 态。
所述计数单元进一步包括
第一子模块，用于获取芯片内部同步寄存器在内部时钟的驱动条件下完成 复位所需的时间；
第二子模块，用于获取外部时钟信号的周期时间；
第三子模块，用于计算相应芯片内部同步寄存器完成复位所需时间，所需 外部时钟信号的周期数目，并将该周期数目作为计数阈值；每出现一个外部时
12钟周期的上升沿，计数值按设定步长自动递增；当计数值达到计it阈值时，停
止计数，触发所述异步复位寄存器退出复位状态。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的 都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即
可。对于系统实施例而言，由于其与方法实施例基本相似，所以描述的比较简 单，相关之处参见方法实施例的部分说明即可。
以上对本发明所提供的一种防止总线冲突的方法、电路及集成电路芯片，
述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时， 对于本领域的一般技术人员，依据本发明的思想，在具体实施方式
及应用范围 上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
权利要求
1、一种防止总线冲突的方法，其特征在于，包括以下步骤芯片上电，接收异步复位信号；检测外部时钟信号是否到达，若外部时钟信号未到达，则通过连接芯片异步复位端的异步复位寄存器接收异步复位控制信号，控制芯片的双向输入/输出焊垫状态确定；若外部时钟信号到达，芯片内部同步寄存器复位，并触发异步复位寄存器退出复位状态；芯片内部同步寄存器控制双向输入/输出焊垫状态确定。
2、 根据权利要求1所述的方法，其特征在于，所述触发异步复位寄存器 退出复位状态的条件为预设的计数阈值。
3、 根据权利要求2所述的方法，其特征在于，通过以下方式进行计数阈 值的预设获取芯片内部同步寄存器在内部时钟的驱动条件下完成复位所需的时间； 获取外部时钟信号的周期时间；用所述芯片内部同步寄存器完成复位所需的时间除以所述外部时钟信号 的周期时间，得到计数阈值。
4、 根据权利要求2或3所述的方法，其特征在于，采用以下方式获取所 述计数阈值每出现一个外部时钟周期的上升沿，计数值按设定步长自动递增； 计数值达到计数阈值时，停止计数。
5、 根据权利要求2所述的方法，其特征在于，控制所述双向输入/输出焊 垫状态为输入状态。
6、 一种防止总线沖突的电路，其特征在于，包括芯片，及与所述芯片异 步复位端相连的异步复位寄存器，所述芯片内置同步寄存器、异步复位信号接 收单元、外部时钟信号检测单元、及双向输入/输出焊垫控制单元；所述异步复位信号接受单元，在所述芯片上电时，用于接收异步复位信号； 所述外部时钟信号检测单元，用于检测外部时钟信号是否到达，若外部时钟信号未到达，触发所述异步复位寄存器；若外部时钟信号到达，触发所述同步寄存器；所述异步复位寄存器，用于接受异步复位控制信号，触发双向输入/输出焊垫控制单元；所述同步寄存器，用于复位完成后，控制芯片的双向输入/输出焊垫状态 确定；所述双向输入/输出焊垫控制单元，用于控制芯片的双向输入/输出焊垫状 态确定。
7、 根据权利要求6所述的电路，其特征在于，所述电路还包括 计数单元，用于在外部时钟到达时，获取芯片内部同步寄存器完成复位的时间，并在芯片内部同步寄存器完成复位后，触发异步复位寄存器退出复位状 态。
8、 根据权利要求7所述的电路，其特征在于，所述计数单元进一步包括 第一子^t块，用于获取芯片内部同步寄存器在内部时钟的驱动条件下完成复位所需的时间；第二子模块，用于获取外部时钟信号的周期时间；第三子模块，用于计算相应芯片内部同步寄存器完成复位所需时间，所需 外部时钟信号的周期数目，并将该周期数目作为计数阈值；每出现一个外部时 钟周期的上升沿，计数值按设定步长自动递增；当计数值达到计数阔值时，停 止计数，触发所述异步复位寄存器退出复位状态。
9、 根据权利要求6所述的电路，其特征在于，控制所述双向输入/输出焊 垫状态为输入状态。
10、 一种防止总线沖突的集成电路芯片，其特征在于，所述芯片内置同步 寄存器，芯片异步复位端连接异步复位寄存器，所述芯片包括异步复位信号 接收单元、外部时钟信号检测单元及双向输入/输出焊垫控制单元；所述异步复位信号接受单元，在所述芯片上电时，用于接收异步复位信号； 所述外部时钟信号检测单元，用于检测外部时钟信号是否到达，若外部时钟信号未到达，触发所述异步复位寄存器；若外部时钟信号到达，触发所述同步寄存器；所述异步复位寄存器，用于接受异步复位控制信号，触发双向输入/输出焊垫控制单元；所述同步寄存器，用于复位完成后，控制芯片的双向输入/输出焊垫状态确定；所述双向输入/输出焊垫控制单元，用于控制芯片的双向输入/输出焊垫状 态确定。
11、 根据权利要求IO所述的芯片，其特征在于，所述芯片还包括 计数单元，用于在外部时钟到达时，获取芯片内部同步寄存器完成复位的时间，并在芯片内部同步寄存器完成复位后，触发异步复位寄存器退出复位状态。
12、 根据权利要求11所述的芯片，其特征在于，所述计数单元进一步包括复位所需的时间；第二子模块，用于获取外部时钟信号的周期时间；第三子模块，用于计算相应芯片内部同步寄存器完成复位所需时间，所需 外部时钟信号的周期数目，并将该周期数目作为计数阈值；每出现一个外部时 钟周期的上升沿，计数值按设定步长自动递增；当计数值达到计数阈值时，停 止计数，触发所述异步复位寄存器退出复位状态。
13、 根据权利要求IO所述的芯片，其特征在于，控制所述双向输入/输出 焊垫状态为输入状态。
全文摘要
本发明提供了一种防止总线冲突的方法、电路及集成电路芯片，该方法可以包括芯片上电，接收异步复位信号；检测外部时钟信号是否到达，若外部时钟信号未到达，则通过连接芯片异步复位端的异步复位寄存器接收异步复位控制信号，控制芯片的双向输入/输出焊垫状态确定；若外部时钟信号到达，芯片内部同步寄存器复位，并触发异步复位寄存器退出复位状态；芯片内部同步寄存器控制双向输入/输出焊垫状态确定。本发明有效避免了由于内外部时钟的不同步造成同步寄存器的值不确定，从而同步寄存器控制的双向输入/输出焊垫(I/O PAD)的方向不能确定，进而导致总线冲突的发生，同时节约了成本。
文档编号G06F13/14GK101452425SQ20081024659
公开日2009年6月10日 申请日期2008年12月25日 优先权日2008年12月25日
发明者浩 张 申请人:北京中星微电子有限公司