专利名称：配合不一致时序的输入电压源来维持运作的显卡及运作方法
技术领域：
本发明揭露一种显卡及运作方法，尤指一种根据外部输入电压源是否全部就绪来 判断是否提供工作电压至图形处理器的显卡及运作方法。
背景技术：
一般显卡需搭配特定规格的主板与电源供应器，以使显卡包含的图形处理器 (Graphics Processing Unit, GPU)可以正常运作。请参阅图1，其为一般显卡供应其图形 处理器电源的简略示意图。如图1所示，显卡100接收电源供应器120所供应的一转换电 压源Vl与主板110的所供应的一参考电压源V2，并根据转换电压源Vl与参考电压源V2 来产生供应于显卡100所包含的图形处理器130的核心电压源V3。一般来说，转换电压源 Vl的电压值为12伏特，参考电压源V2的电压值为3. 3伏特。主板110通过其所包含的一 PCI-E接口将电源供应器120所输入的一电压源V4转换为参考电压源V2，且一般来说，电 压源V4的电压值可为12伏特、5伏特、或3. 3伏特。然而，由于市面上电源供应器的规格差异甚大，当电源供应器120以不同规格的 电源供应器实施时，转换电压源Vl与参考电压源V2进入显卡100的时序会出现落差；甚 者，当参考电压源V2较转换电压源Vl较晚进入显卡100时，会造成核心电压源V3无法及 时被产生并供应至图形处理器130，并使得图形处理器130无法正确运作。上述的时序落差 主要是由于不同电源供应器在电源供应时序上的误差，使得一般的显卡会受到不同规格的 电源供应器的限制而无法顺利使其所包含的图形处理器运作或是正确运作。
发明内容
本发明揭露一种可配合不一致时序的输入电压源来维持运作的显卡。该显卡包含 一电源处理模块、一图形处理器、及一电源逻辑电路。该电源处理模块用来接收外部所输入 的一第一电源及一第二电源，并根据该第一电源及该第二电源产生一第三电源。该图形处 理器用来根据该第三电源维持运作。该电源逻辑电路用来判断该第一电源及该第二电源是 否就绪，并根据该第一电源及该第二电源是否就绪来控制该电源处理模块产生该第三电源 以供应于该图形处理器。该第一电源由一电源供应器所提供，用来当作该第三电源的转换 电压源。该第二电源由一主板所提供，用来当作转换该第三电源时的参考电压源。本发明另揭露一种显卡的运作方法。该方法包含当一显卡的一电源处理模块耦接 于一第一电源与一第二电源时，检测该显卡是否安装有一电源逻辑电路；当该显卡安装有 该电源逻辑电路时，该电源逻辑电路判断该转换电压源及该参考电压源是否皆就绪；当该 转换电压源及该参考电压源至少其中之一尚未就绪时，该电源逻辑电路使该图形处理器暂 停运作，直到该转换电压源及该参考电压源皆就绪为止；及当该转换电压源及该参考电压 源皆就绪时，该电源逻辑电路致能该电源处理模块，且该电源处理模块产生一核心电压源 以供应给该显卡所包含的一图形处理器，以运作该图形处理器。该电源逻辑电路用来判断该第一电源及该第二电源是否就绪，并根据该第一电源及该第二电源是否就绪来控制该电 源处理模块产生该第三电源以供应于该图形处理器。
图1为一般显卡供应其图形处理器电源的简略示意图。图2为根据本发明的实施例，在显卡中以逻辑与门实施电源逻辑电路来检测转换 电压源或参考电压源是否就绪的简略示意图。图3是根据本发明的一实施例的简略示意图，示出显卡以一逻辑与门实施一电源 逻辑电路来同时检测转换电源及参考电压源。图4至图7为根据本发明的实施例，所揭露的多个电源逻辑电路的示意图，其中该 多个电源逻辑电路通过检测转换电压源及参考电压源是否就绪来决定是否启动显卡产生 核心电压源供应给图形处理器的程序。图8为根据本发明各实施例所揭露的显卡的运作方法流程图。
具体实施例方式为了解决一般显示器受限于不同规格的电源供应器在电源供应时序上的误差，本 发明揭露一种配备有电源逻辑电路的显卡。本发明在显卡中所配备的电源逻辑电路可用来 正确的判断显卡中的图形处理器所需的输入电压源是否就绪，并根据判断结果决定是否产 生并供应图形处理器所需的核心电压源，使得即使显卡与不同规格的电源供应器配合，也 不会因为电源供应器所提供的输入电压源之间的时序差而造成图形处理器无法运作或是 无法正确运作。请参阅图2，其为根据本发明的一第一实施例，在一显卡200中以一逻辑与门(AND Gate)实施一电源逻辑电路来检测参考电压源V2的简略示意图。如图2所示，显卡200包 含一电源处理模块150、一逻辑与门210、及图形处理器130，且显卡200可直接用来替换图 1所示的显卡100以与电源供应器120与主板110共同运作。电源处理模块150包含一电 压设定模块160、一脉冲宽度调变控制器170、及一电源处理器180。电压设定模块160接 收参考电压源V2，并根据参考电压源V2提示脉冲宽度调变控制器170如何调整电源处理 器180产生核心电压源V3。电源处理器180根据脉冲宽度调变控制器170的指示与转换电 压源Vl来产生图形处理器130所需要的核心电压源V3。在图2中，逻辑与门210用来专 门检测参考电压源V2是否就绪，且当逻辑与门210检测到参考电压源V2就绪时，产生一致 能(Enable)信号至电源处理模块150的一致能信号端，以开启脉冲调变宽度控制器170根 据电压设定模块160所接收的参考电压源V2指示电源处理器180产生核心电压源V3的程 序。在图2所示的实施例中，只要参考电压源V2已就绪，则电源处理器180就会直接产生 核心电压源V3以供应给图形处理器130 ；在参考电压源V2因为需要通过主板110产生而 较易比转换电压源Vl晚到达显卡200的状况下，可确保显卡200的运作或是正确的运作。请参阅图3，其为根据本发明的一第二实施例，在一显卡300中以一逻辑与门实施 一电源逻辑电路来同时检测转换电压源Vl及参考电压源V2的简略示意图。如图3所示， 显卡300与图2所示的显卡200的主要差异处为逻辑与门210除了检测参考电压源V2以 外，亦会同时检测转换电压源Vl，使得逻辑与门210只会在转换电压源Vl及参考电压源V2同时就绪的情况下才会发出一致能信号至电源处理模块150的一致能信号端，以开启脉冲 调变宽度控制器170根据电压设定模块160所接收的参考电压源V2指示电源处理器180 产生核心电压源V3的程序。与图2所示的第一实施例相较，图3所示的第二实施例可在不 论转换电压源Vl及参考电压源V2两者孰先到达显卡300的条件下确保核心电压源V3被 正确的产生并被供应至图形处理器130。请参阅图4，其为根据本发明的一第三实施例，所揭露的一电源逻辑电路410的示 意图，其中电源逻辑电路410可用来替换图3所示的逻辑与门210。如图4所示，电源逻辑电 路 410 包含一第一 N 型双载子晶体管(npn Bipolar Junction Transistor, npn BJT) 420, 一第一 N型晶体管(N-type M0SFET) 440、一第二 N型双载子晶体管430、一第二 N型晶体管 450、电阻 462、464、466、468、及电容 482、484。第二 N型双载子晶体管430的基极耦接于参考电压源V2。第二 N型晶体管450 的栅极耦接于第二 N型晶体管430的集极，并通过电阻468耦接于一待机(Standby)电源 VSB0第二 N型晶体管450的漏极通过电阻466耦接于参考电压源V2。第一 N型双载子晶 体管420的基极通过电阻462耦接于转换电压源Vl。第一 N型双载子晶体管420的集极通 过电阻464耦接于参考电压源V2。第一 N型晶体管440的栅极耦接于第一 N型双载子晶体管420的集极。第一 N型 晶体管440的漏极耦接于第二 N型晶体管450的漏极。上述电源处理模块150的致能信号 端耦接于第二 N型晶体管450的漏极，且当该致能信号端处于高电位时，电源逻辑电路410 判断转换电压源Vl及参考电压源V2为已就绪。请注意，待机电压源VSB为一持续存在的 电压源。在本发明的一较佳实施例中，上述转换电压源Vl的电压值为12伏特，参考电压源 V2的电压值为3. 3伏特，且待机电压源VSB的电压值为3伏特。电源逻辑电路410所包含 的各电阻或电容用来作为电流保护或延迟平衡之用，且其作用为熟习本发明相关领域者所 周知，故此处不再多加赘述。电源逻辑电路410的运作方式分为两种情况简述如下。第一种情况为转换电压源 Vl已就绪，而参考电压源V2未就绪。此时，由于待机电压源VSB处于高电位，且参考电压 源V2处于低电位，因此，第二 N型双载子晶体管430会因基极处于低电位被关闭，且第二 N 型晶体管450会因为栅极处于高电位而被开启，并进而拉低致能信号端的电位。除此以外， 由于转换电压Vl处于高电位，故第一 N型双载子晶体管420会因为基极处于高电位而被开 启，且第一 N型晶体管440会因为栅极处于低电位而被关闭，而拉高致能信号端的电位。请 注意，致能信号端的电位处于高电位的条件包含第二 N型晶体管450及第一 N型晶体管440 同时被关闭，且耦接于电阻466的参考电压源V2处于高电位；除此以外的其它状况，致能信 号端皆会被判定处于低电位。以上述的状况来说，由于第二 N型晶体管450被开启，因此致 能信号端必定处于低电位。但是当接下来参考电压源V2由未就绪状态转为已就绪状态时， 第二 N型双载子晶体管430会由关闭转为开启，第二 N型晶体管450会因为栅极电位被拉 低而被关闭，使得致能信号端因为满足第二 N型晶体管450及第一 N型晶体管440皆被关 闭且参考电压源V2处于高电位的两个条件而处于高电位；此时，电源处理模块150会因为 致能信号端处于高电位而开启供应核心电压源V3至图形处理器130的程序。在上述电源逻辑电路410运作的第二种状况中，转换电压源Vl尚未就绪，且参考电压源V2处于已就绪状态。此时，由于转换电压源Vl尚未就绪，且参考电压源V2已就绪， 因此第一 N型双载子晶体管420会因为基极处于低电位而被关闭，并连带使得第一 N型晶 体管440会因为栅极处于高电位而被开启，进而拉低致能信号端的电位，并使致能信号端 处于低电位。接下来，当转换电压源Vl由未就绪状态进入已就绪状态时，第一 N型双载子 晶体管420会因基极电位被拉升而被开启，第一 N型晶体管440会因栅极电位被拉低而被 关闭；再者，之前转换电压源Vl尚未就绪时，第二 N型双载子晶体管430会因基极被处于高 电位的参考电压源V2拉升而开启，且第二 N型金属氧化物半导体场效应晶体管450会因栅 极的电位被待机电压源VSB及已开启的第一 N型双载子晶体管拉低而被关闭；在第二 N型 晶体管450及第一 N型晶体管440皆被关闭，且参考电压源V2处于高电位的状况下，致能 信号端会被拉升至高电位，并进而使电源处理模块150开启供应核心电压源V3至图形处理 器130的程序。请参阅图5，其为根据本发明的一第四实施例所揭露的一电源逻辑电路510的示 意图，其中电源逻辑电路510可用来替换图3所示的逻辑与门210。电源逻辑电路510包 含一第一 P型双载子晶体管530、一第一 N型晶体管550、一第二 P型双载子晶体管520、一 第二 N型晶体管540、一第一 P型晶体管570、一第二 P型晶体管560、及电阻562、564、566、 568、572。第一 P型双载子晶体管530的射极通过电阻568耦接于待机电压源VSB。第一 N 型晶体管550的栅极耦接于第一 P型双载子晶体管530的射极。第一 N型晶体管550的漏 极通过电阻566耦接于参考电压源V2。第二 P型双载子晶体管520的射极通过电阻564耦 接于待机电压源VSB。第二 N型晶体管540的栅极耦接于第二 P型双载子晶体管520的射 极。第二 N型晶体管540的漏极耦接于第一 N型晶体管550的漏极。第一 P型晶体管570 的漏极耦接于第一 P型双载子晶体管530的基极。第一 P型晶体管570的栅极耦接于参考 电压源V2。第一 P型晶体管570的源极耦接于待机电压源VSB。第二 P型晶体管560的漏 极耦接于第二 P型双载子晶体管520的基极。第二 P型晶体管520的栅极耦接于转换电压 源VI。第二 P型晶体管520的源极耦接于待机电压源VSB。与图4所述的实施例相同，一致 能信号端耦接于第一 N型晶体管550的漏极，且当该致能信号端处于高电位时，电源逻辑电 路510判断转换电压源Vl及参考电压源V2为已就绪。电源逻辑电路510所包含的各电阻 用来作为电流保护之用，且其作用为熟习本发明相关领域者所周知，故此处不再多加赘述。电源逻辑电路510的运作方式亦以图4中所提及的两种状况加以描述。在第一种 状况中，转换电压源Vl已就绪，且参考电压源V2尚未就绪。由于参考电压源V2未就绪，且 待机电压源VSB位于高电位，因此第一 P型晶体管570会被开启，第一 P型双载子晶体管 530被关闭，第一 N型晶体管550被开启，而使得致能信号端的电位无法达到高电位。当之 后参考电压源V2由未就绪状态转为已就绪状态时，第一 P型晶体管570会被关闭，第一 P 型双载子晶体管530会被开启，第一 N型晶体管550会被关闭；除此以外，之前转换电压源 Vl已就绪时，第二 P型晶体管560被关闭，第二 P型双载子晶体管520被开启，使得第二 N 型晶体管540被关闭；如此一来，致能信号端的电位会在第一 N型晶体管550及第二 N型晶 体管540皆被关闭且参考电压源V2位于高电位的条件下被拉升为高电位，并进而使电源处 理模块150开启供应核心电压源V3至图形处理器130的程序。在第二种状况中，转换电压源Vl未就绪，且参考电压源V2已就绪。此时，由于转 换电压源Vl未就绪，且待机电压源VSB已就绪，此时第二 P型晶体管560会被开启，第二 P型双载子晶体管520会被关闭，且第二 N型晶体管540会被开启，使得致能信号端的电位被 拉低而无法达到高电位。接着，当转换电压源Vl由未就绪状态转为已就绪状态时，第二P型 晶体管560会被关闭，第二 P型双载子晶体管520会被开启，且第二 N型晶体管540会被关 闭；再者，由于先前转换电压源Vl尚未就绪之时参考电压源V2已就绪，因此第一 P型晶体 管570会被关闭，第一 P型双载子晶体管530会被开启，且第一 N型晶体管550会被关闭； 如此一来，在第一 N型晶体管550与第二 N型晶体管540同时被关闭，且参考电压源V2已 就绪的状态下，致能信号端会被拉升至高电位，并进而使电源处理模块150开启供应核心 电压源V3至图形处理器130的程序。请参阅图6，其为根据本发明的一第五实施例，所揭露的一电源逻辑电路610的示 意图，其中电源逻辑电路610可用来替换图3中所示的逻辑与门210。如图6所示，电源逻 辑电路610包含一第一 P型双载子晶体管630、一第一 P型晶体管650、一第一二极管670、 一第二 P型双载子晶体管620、一第二 P型晶体管640、一第二二极管660、及电阻662、664、 666、668、676、672、674。第一 P型双载子晶体管630的射极通过电阻676耦接于待机电压 源VSB。第一 P型晶体管650的栅极耦接于耦接于第一 P型双载子晶体管630的射极。第 一 P型晶体管650的源极通过电阻668耦接参考电压源V2。第一二极管670的正偏端耦接 于第一 P型双载子晶体管630的基极。第一二极管670的负偏端通过电阻672耦接于参考 电压源V2。第二 P型双载子晶体管620的射极通过电阻666耦接于待机电压源VSB。第二 P型晶体管640的栅极耦接于第二 P型双载子晶体管620的射极。第二 P型晶体管640的 源极耦接于第一 P型晶体管650的源极。第二二极管660的正偏端耦接于第二 P型双载子 晶体管620的基极。第二二极管660的负偏端通过电阻662耦接于转换电压源VI。致能 信号端耦接于第一 P型晶体管650的源极。当该致能信号端处于高电位时，电源逻辑电路 610判断转换电压源Vl及参考电压源V2为已就绪。电源逻辑电路610所包含的各电阻用 来作为电流保护之用，且其作用为熟习本发明相关领域者所周知，故此处不再多加赘述。电源逻辑电路610的运作方式亦以上述的二种不同情况来描述如下。在第一种状 况中，转换电压源Vl已就绪，且参考电压源V2尚未就绪。因为参考电压源V2未就绪，且待 机电源VSB处于高电位，第一二极管670会因正偏压而导通，第一 P型双载子晶体管630被 开启，且第一 P型晶体管650被开启，而使得致能信号端的电位被拉低而无法达到高电位。 接着当参考电压源V2由未就绪转为已就绪时，第一二极管670会因逆偏压而不导通，第一 P型双载子晶体管630会被关闭，且第一 P型晶体管650亦被关闭；除此以外，由于之前参 考电压源V2未就绪时，转换电压源Vl已就绪，因此第二二极管660会因逆偏压而不导通， 第二 P型双载子晶体管620被关闭，且第二 P型晶体管640被关闭；如此一来，第一 P型晶 体管650与第二 P型晶体管640会同时被关闭，加上此时参考电压源V2已就绪，使得致能 信号端会被拉升至高电位，并进而使电源处理模块150开启供应核心电压源V3至图形处理 器130的程序。在第二种状况中，转换电压源Vl未就绪，且参考电压源V2已就绪。由于转换电压 源Vl未就绪，且待机电压源V3处于高电位，因此第二二极管660会因正偏压而导通，第二 P型双载子晶体管620会被开启，且第二 P型晶体管640亦会被开启，使得致能信号端无法 达到高电位。接着当转换电压源Vl由未就绪状态转为已就绪时，第二二极管660会因逆 偏压而不导通，第二 P型双载子晶体管620会被关闭，且第二 P型晶体管640亦被关闭；再者，由于当之前转换电压源Vl未就绪时，参考电压源V2已就绪，因此第一二极管670会因 逆偏压而不导通，第一 P型双载子晶体管630会被关闭，且第一 P型晶体管650亦被关闭； 如此一来，第一 P型晶体管650与第二 P型晶体管640同时被关闭，再加上因为参考电压源 V2处于已就绪状态，致能信号端会被拉升至高电位，并进而使电源处理模块150开启供应 核心电压源V3至图形处理器130的程序。请参阅图7，其为根据本发明的一第六实施例所揭露的一电源逻辑电路710的示 意图，其中电源逻辑电路710可用来替换图3所示的逻辑与门210。如图7所示，电源逻辑 电路710包含一第一 N型双载子晶体管720、一第二 N型双载子晶体管730、一 N型晶体管 740、电阻762、764、766、768、772、及电容782。第一 N型双载子晶体管720的集极通过电阻 764耦接于待机电源VSB。第一 N型双载子晶体管720的基极通过电阻762耦接于转换电 压源VI。第二 N型双载子晶体管730的基极通过电阻768耦接于参考电压源V2。第二 N 型双载子晶体管730的集极耦接于第一 N型双载子晶体管720的射极。N型晶体管740的 漏极通过电阻766耦接于参考电压源V2。N型晶体管740的栅极耦接于第一 N型双载子晶 体管720的集极。致能信号端耦接于N型晶体管740的漏极。当该致能信号端处于高电位 时，电源逻辑电路710判断转换电压源Vl及参考电压源V2为已就绪。电源逻辑电路710 所包含的各电阻或电容用来作为电流保护或延迟平衡之用，且其作用为熟习本发明相关领 域者所周知，故此处不再多加赘述。电源逻辑电路710的运作方式亦以之前各图中所提及的两种状况加以描述。在第 一种状况中，转换电压源Vl已就绪，且参考电压源V2尚未就绪。由于参考电压源V2未就 绪，且待机电源VSB处于高电位，因此第二 N型双载子晶体管730会被关闭；由于转换电压 源Vl已就绪，因此第一 N型双载子晶体管720会被开启；虽然第一 N型双载子晶体管720 被开启，但因为第二 N型双载子晶体管730被关闭，N型晶体管740的栅极的电压失去往接 地端的通路而使得N型晶体管740的栅极处于高电位，并使得N型晶体管740被开启，且致 能信号端的电位也会因此下滑而无法达到高电位。之后当参考电压源V2由未就绪转为已 就绪时，第一 N型双载子晶体管730会被开启；由于之前第二 N型双载子晶体管720已被开 启，N型晶体管740的栅极的电位会被下拉而处于低电位，并进而使得N型晶体管740被关 闭；如此一来，致能信号端的电位会被拉升至高电位，并使电源处理模块150开启供应核心 电压源V3至图形处理器130的程序。在第二种状况中，转换电压源Vl未就绪，且参考电压源V2已就绪。由于参考电压 源V2已就绪，因此第二 N型双载子晶体管730会被开启；由于转换电压源Vl未就绪，因此 第一 N型双载子晶体管720会被关闭。尽管第二 N型双载子晶体管730被开启，且待机电 源VSB处于高电位，但是由于第一 N型双载子晶体管720被关闭，因此N型晶体管740会因 为栅极处于高电位而被开启，并进而使得致能信号端的电位被下拉而无法达到高电位。接 着，当转换电压源Vl由未就绪的状态转为已就绪时，第一 N型双载子晶体管720会被开启； 由于第一 N型双载子晶体管720与第二 N型双载子晶体管730被同时开启，N型晶体管740 会因为栅极电位被下拉而关闭；如此一来，致能信号端的电位会被拉升至高电位，并使电源 处理模块150开启供应核心电压源V3至图形处理器130的程序。请注意，虽然图4至图7所揭露的各电源逻辑电路可用来替换图3所示的逻辑与 门210，但是当不需考虑转换电压源Vl是否就绪的条件时，图4至图7所揭露的各电源逻辑电路可等效于图2所示的逻辑与门210。除此以外，相较于图2与图3所示的逻辑与门 210，图4至图7所揭露的各电源逻辑电路所需的成本相对较低。然而，将图2至图7所揭 露的逻辑与门或电源逻辑电路置换成可判定转换电压源Vl及参考电压源V2是否同时就绪 或是仅判定参考电压源V2是否已就绪的其它电源逻辑电路，仍应视为本发明的实施例。请参阅图8，其为根据本发明上述各实施例所揭露的显卡的运作方法流程图。如图 8所示，该方法包含下列步骤步骤802 当一显卡的一电源处理模块耦接于一转换电压源与一参考电压源时， 检测该显卡是否安装有本发明所揭露的电源逻辑电路；当该显卡安装有本发明所揭露的电 源逻辑电路时，执行步骤804，否则执行步骤812 ；步骤804 该电源逻辑电路判断该转换电压源及该参考电压源是否皆就绪；当该 转换电压源及该参考电压源至少其中之一尚未就绪时，执行步骤806;当该转换电压源及 该参考电压源皆就绪时，执行步骤808 ；步骤806 该电源逻辑电路使该图形处理器暂停运作，并继续执行步骤804以等待 该转换电压源及该参考电压源皆就绪；步骤808 该电源逻辑电路致能一电源处理模块；步骤810 该电源处理模块产生一核心电压源供应给该显卡所包含的一图形处理 器，以运作该图形处理器；步骤812 确认该转换电压源与该参考电压源二者就绪的一时间差是否超过一临 界时间；当该时间差超过该临界时间时，执行步骤814，否则执行步骤816 步骤814 停止该图形处理器的运作；及步骤816 该电源处理模块产生该核心电压源供应给该图形处理器，以运作该图 形处理器。步骤802至810为图2至图7中所述的显卡的运作方式总结，故不再重复叙述其 技术特征。步骤812至步骤816为显卡未安装本发明的电源逻辑电路时的应对方式，以确 保显卡正确的运作。请注意，将图8中所示各步骤加以排列或组合所产生的其它实施例，仍 应视为本发明的范畴。本发明揭露一种可配合不一致时序的输入电压源来维持运作的显卡，通过判定具 有不一致时序的输入电压源是否同时就绪或个别就绪，可以确保显卡正确的供应核心电压 源给图形处理器，使其运作或维持其正确运作。相较于先前技术中一般未针对输入电压源 间具有不一致的时序而使得显卡可能无法正确的及时产生核心电压源，并使图形处理器无 法运作或无法正确的运作的情况，本发明所揭露的显卡明显的改进了其缺点，并使得显卡 可以与不同规格的电源供应器配合而不致发生上述图形处理器无法运作或无法正确运作 的状况。以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的均等变化与修 饰，皆应属本发明的涵盖范围。
权利要求
一种可配合不一致时序的输入电压源来维持运作的显卡，其特征是，包含电源处理模块，用来接收外部所输入的第一电源及第二电源，并根据所述第一电源及所述第二电源产生第三电源；图形处理器，用来根据所述第三电源维持运作；及电源逻辑电路，用来判断所述第一电源及所述第二电源是否就绪，并根据所述第一电源及所述第二电源是否就绪来控制所述电源处理模块产生所述第三电源以供应于所述图形处理器；其中所述第一电源由电源供应器所提供，用来当作所述第三电源的转换电压源；其中所述第二电源由主板所提供，用来当作转换所述第三电源时的参考电压源。
2.根据权利要求1所述的显卡，其特征是，其中所述电源逻辑电路为逻辑与门，且所述 逻辑与门的第一输入端及第二输入端各自耦接于所述第二电源；其中当所述第二电源就绪时，所述逻辑与门控制所述电源处理模块产生所述第三电源 以供应于所述图形处理器。
3.根据权利要求1所述的显卡，其特征是，其中所述电源逻辑电路包含 第一 N型双载子晶体管，其基极耦接于所述第二电源；第一 N型晶体管，其栅极耦接于所述第一 N型双载子晶体管的集极及待机电源，且所述 第一 N型晶体管的漏极耦接于所述第二电源；第二 N型双载子晶体管，其基极耦接于所述第一电源，且所述第二 N型双载子晶体管的 集极耦接于所述第二电源；及第二 N型晶体管，其栅极耦接于所述第二 N型双载子晶体管的集极，且所述第二 N型晶 体管的漏极耦接于所述第一 N型晶体管的漏极；其中致能信号端耦接于所述第一 N型晶体管的漏极，且当所述致能信号端处于高电位 时，所述电源逻辑电路判断所述第一电源及所述第二电源为已就绪。
4.根据权利要求1所述的显卡，其特征是，其中所述电源逻辑电路包含 第一 P型双载子晶体管，其射极耦接于待机电源；第一 N型晶体管，其栅极耦接于所述第一 P型双载子晶体管的射极，且所述第一 N型晶 体管的漏极耦接于所述第二电源；第二 P型双载子晶体管，其射极耦接于所述待机电源；第二 N型晶体管，其栅极耦接于所述第二 P型双载子晶体管的射极，且所述第二 N型晶 体管的漏极耦接于所述第一 N型晶体管的漏极；第一 P型晶体管，其漏极耦接于所述第一 P型双载子晶体管的基极，所述第一 P型晶体 管的栅极耦接于所述第二电源，且所述第一 P型晶体管的源极耦接于所述待机电源；及第二 P型晶体管，其漏极耦接于所述第二 P型双载子晶体管的基极，所述第二 P型晶体 管的栅极耦接于所述第一电源，且所述第二 P型晶体管的源极耦接于所述待机电源；其中致能信号端耦接于所述第一 N型晶体管的漏极，且当所述致能信号端处于高电位 时，所述电源逻辑电路判断所述第一电源及所述第二电源为已就绪。
5.根据权利要求1所述的显卡，其特征是，其中所述电源逻辑电路包含 第一 P型双载子晶体管，其射极耦接于待机电源；第一 P型晶体管，其栅极耦接于耦接于所述第一 P型双载子晶体管的射极，且所述第一P型晶体管的源极耦接于所述第二电源；第一二极管，其正偏端耦接于所述第一 P型双载子晶体管的基极，且所述第一二极管 的负偏端耦接于所述第二电源；第二 P型双载子晶体管，其射极耦接于所述待机电源；第二 P型晶体管，其栅极耦接于所述第二 P型双载子晶体管的射极，且所述第二 P型晶 体管的源极耦接于所述第一 P型晶体管的源极；及第二二极管，其正偏端耦接于所述第二 P型双载子晶体管的基极，且所述第二二极管 的负偏端耦接于所述第一电源；其中致能信号端耦接于所述第一 P型晶体管的源极，且当所述致能信号端处于高电位 时，所述电源逻辑电路判断所述第一电源及所述第二电源为已就绪。
6.根据权利要求1所述的显卡，其特征是，其中所述电源逻辑电路为逻辑与门，且所述 逻辑与门的第一输入端及第二输入端各自耦接于所述第一电源及所述第二电源；其中当所述第一电源及所述第二电源皆就绪时，所述逻辑与门控制所述电源处理模块 产生所述第三电源以供应于所述图形处理器。
7.根据权利要求1所述的显卡，其特征是，其中所述电源逻辑电路包含第一 N型双载子晶体管，其集极耦接于待机电源，且所述第一 N型双载子晶体管的基极 耦接于所述第一电源；第二 N型双载子晶体管，其基极耦接于所述第二电源，且所述第二 N型双载子晶体管的 集极耦接于所述第一 N型双载子晶体管的射极；及N型晶体管，其漏极耦接于所述第二电源，且所述N型晶体管的栅极耦接于所述第一 N 型双载子晶体管的集极；其中致能信号端耦接于所述N型晶体管的漏极，且当所述致能信号端处于高电位时， 所述电源逻辑电路判断所述第一电源及所述第二电源为已就绪。
8.—种显卡的运作方法，其特征是，包含当显卡的电源处理模块耦接于第一电源与第二电源时，检测所述显卡是否安装有电源 逻辑电路；当所述显卡安装有所述电源逻辑电路时，所述电源逻辑电路判断转换电压源及参考电 压源是否皆就绪；当所述转换电压源及所述参考电压源至少其中之一尚未就绪时，所述电源逻辑电路使 图形处理器暂停运作，直到所述转换电压源及所述参考电压源皆就绪为止；及当所述转换电压源及所述参考电压源皆就绪时，所述电源逻辑电路致能所述电源处理 模块，且所述电源处理模块产生核心电压源以供应给所述显卡所包含的图形处理器，以运 作所述图形处理器；其中所述电源逻辑电路用来判断所述第一电源及所述第二电源是否就绪，并根据所述 第一电源及所述第二电源是否就绪来控制所述电源处理模块产生第三电源以供应于所述 图形处理器。
9.根据权利要求8所述的方法，其特征是，另包含当所述显卡未安装有所述电源逻辑电路时，确认所述转换电压源与所述参考电压源二 者就绪的时间差是否超过临界时间；3当所述时间差超过所述临界时间时，停止所述图形处理器的运作；及 当所述时间差未超过所述临界时间时，所述电源处理模块产生所述核心电压源给所述 图形处理器，以运作所述图形处理器。
全文摘要
本发明是一种配合不一致时序的输入电压源来维持运作的显卡及运作方法，该显卡可通过判定电源供应器所提供的工作电压是否有不一致的时序输入，当确认工作电压都已提供后，再提供给图形处理器，使显卡可维持其正确运作。如此一来，即使显卡与不同规格的电源供应器配合，也不会因为输入电压源到达显卡的时序先后问题造成图形处理器无法运作或无法正确运作的状况。
文档编号G06F3/14GK101882431SQ20091013718
公开日2010年11月10日 申请日期2009年5月8日 优先权日2009年5月8日
发明者林沛蓉, 陈荣泰 申请人:华硕电脑股份有限公司