专利名称：图像处理系统及图像处理器的制作方法
技术领域：
本发明是有关于图像处理(image processing)，且特别有关于一种用于降低存储 器信道带宽占用的图像处理器及图像处理系统。
背景技术：
图la是传统图像处理系统100的示意图，所述图像处理系统IOO包含芯片及芯片 外存储器(off-chip memory) 110。所述芯片实施有图像处理器120，其广泛适用于各种不同 应用，例如多媒体播放器，显示器及电视机。输入图像HN可为静态图像(Static Image)或 者动画(Motion Picture)，其可以以各种信号格式传送至图像处理系统100，例如(美国) 国家电视制式委员会(National Television SystemCommittee， NTSC)标准或者逐行倒相 (Phase Alternating Line,PAL)标准适用信号。 一般来讲，图像处理器120可于多级中逐 步增强图像质量的各方面。例如，第一前置处理器(pre-processor)122可用于消除输入图 像SIN的串色干扰(crosscolor interference)。串色(cross color)是指色度信息中由 亮度信息引入的干扰。第二前置处理器124可用于执行噪声抑制(noise reduction)，所 述噪声抑制可包含空间噪声抑制(spatial noise reduction)及时间噪声抑制(temporal noise reduction)，其每一种都利用不同的存储器资源。输送至图像处理器120的输入图像 HN可以为交错(interlaced)的，即每一帧的偶数线(even lines)与奇数线(odd line) 分别对应帧的一个场(field)，且被单独且交替地传送。因此，去交错程序需要将每一帧的 两个场识别为一个完整帧。在图像处理器120中，第二前置处理器124输出前置处理结果 I(t)，去交错器(de-interlacer)130基于前置处理结果I(t)执行去交错程序以产生去交 错帧(de-interlaced frame)P(t)。在去交错程序之后，可执行一次或者多次后置处理程 序，其中所述图像数据的处理为逐帧执行。例如，后置处理器(post-processor) 140可对去 交错器130输出的去交错帧P(t)执行运动抖动消除(motion judder cancellation)或者 图像縮放(image resizing)。更进一步，也可以在去交错器130之前或之后某一级(未画 出)实施帧率控制。 为完成上述程序，图像处理器120必须依赖于芯片外存储器110，如动态随机存取 存储器(Dynamic RandomAccess Memory, DRAM)，以缓冲与输入图像#IN相关的各种中间数 据。因此，芯片外存储器IIO及图像处理器120之间存储器带宽的有效利用是增强性能的 决定性因素。简单来讲，所述输入图像ftlN可被定义为连续地输入的场数据S(t)，其中t 为时间索引(time index)。多个场缓冲器(fieldbuffer) 102分布于芯片外存储器110中 以支持第一前置处理器122，所述场缓冲器102级联为延迟线(delay line)以缓冲场数据 S(t)。第一前置处理器122可能需要一个当前场数据及两个先前场数据S(t-l)与S(t-2) 以执行串色抑制。因此，场缓冲器102及第一前置处理器122之间至少需要两个I/0传输。 同理，第二前置处理器124需要一个先前场数据I (t-2)以对当前场数据I' (t)执行噪声抑 制。因此，至少需要两个场缓冲器104以缓冲第二前置处理器124输出的当前场数据I (t)。 同时，所述场数据I (t)也被传送至去交错器130以执行去交错。所述去交错器130需两个场缓冲器104来依次提供先前场数据I (t-1)及I (t-2)，用于执行去交错程序以产生去交错 帧P (t)。从而，第二前置处理器124及去交错器130可能共需要至少4个I/O传输以存取 所述场缓冲器104，其中部分场数据(如I(t-2))被过多地传送。所述去交错帧P(t)输出 至后置处理器140，从而可对当前去交错帧P (t)执行后置处理程序以产生输出图像#OUT。 所述后置处理程序逐帧执行，且其并非仅限于运动抖动消除或者图像縮放。
图lb为图la中去交错器130与后置处理器140的实施例的示意图。如上所述， 所述场数据是多条线(列-column)组成的半个帧，且场数据的传送可逐线(line by line) 执行。所述去交错器130可分为两部分，多个线缓冲器108及去交错器核心134。所述线缓 冲器108可缓冲每一输入场数据I (t) ， I (t-1)及I (t-2)中的线。例如，场数据I (t-1)被 两个连续的级联线缓冲器108缓冲，从而去交错器核心134可同时接收去交错程序所需的 当前线DO及两条先前线Dl与D2。由于三个场数据I (t) ， I (t-1)及I (t-2)同时被传送至 去交错器130，所需的六个线缓冲器108各自分布如图lb所示。后置处理器140也具有类 似结构，其中去交错器130输出的当前去交错帧P(t)通过五个线缓冲器108来缓冲，且对 应于去交错帧P(t)的六条线EO， El， E2， E3， E4及E5被同时传送至后置处理器核心144。 然而，多个线缓冲器108的使用会增加产品的成本及芯片的尺寸。
发明内容
有鉴于此，本发明特提供以下技术方案 本发明实施例提供一种图像处理系统，包含芯片外存储器及图像处理器。芯片外 存储器包含用于缓冲与输入图像相关的中间数据的多个场缓冲器及多个帧缓冲器。图像处 理器耦接于芯片外存储器，用于处理所述输入图像及所述中间数据以产生输出图像，所述 图像处理器包含前置处理级、去交错级及后置处理级。前置处理级用于读取多个场缓冲器 以执行前置处理程序，以及将多个前置处理结果存储至所述多个场缓冲器；去交错级包含 用于缓冲从所述多个场缓冲器中读取的多个前置处理结果的多个第一线缓冲器，所述去交 错级用于对所述多个前置处理结果执行去交错程序以产生多个去交错结果；以及后置处理 级耦接于去交错级、多个场缓冲器及多个第一线缓冲器，用于对多个前置处理结果及多个 去交错结果执行后置处理程序以产生输出图像。 本发明实施例另提供一种图像处理器，耦接于芯片外存储器，所述芯片外存储器
包含多个场缓冲器及多个帧缓冲器，用于缓冲与输入图像相关的中间数据，并处理所述输
入图像及所述中间数据以产生输出图像，所述图像处理器包含第一帧率控制器、第一前置
处理器、第二前置处理器、去交错器及第一后置处理器。第一帧率控制器以第一速率从多个
第一场缓冲器处接收输入图像及多个缓冲的场数据，选出第一数量的场数据并以第二速率
输出所述第一数量的场数据；第一前置处理器耦接于第一帧率控制器，用于对第一帧率控
制器输出的第一数量的场数据执行前置处理程序，以产生中间结果；第二前置处理器耦接
于第一前置处理器，用于对中间结果执行噪声抑制处理以产生噪声抑制结果；去交错器耦
接于第二前置处理器，用于去交错噪声抑制结果以产生去交错结果；以及第一后置处理器
耦接于去交错器，用于对去交错结果执行后置处理程序以产生输出图像。 本发明实施例另提供一种图像处理器，耦接于芯片外存储器，所述芯片外存储器
包含多个场缓冲器及多个帧缓冲器，用于缓冲与输入图像相关的中间数据，且处理所述输入图像及所述中间数据以产生输出图像，所述图像处理器包含前置处理器、帧率控制器及 去交错器。前置处理器以第二速率持续输出处理的场数据至芯片外存储器中的多个第一场 缓冲器，并基于缓冲于特定场缓冲器的先前场数据对输入图像执行噪声抑制程序；帧率控 制器耦接于前置处理器，用于从前置处理器的输出及缓冲于所述多个第一场缓冲器中的场 数据中选定第一数量的场数据，并以第一速率输出所述第一数量的场数据；以及去交错器 耦接于帧率控制器，用于对所述第一数量的场数据执行去交错程序以产生去交错结果。
以上所述的图像处理系统及图像处理器可有效降低存储器带宽的消耗，从而可以 减少缓冲器的数量并减小芯片的尺寸。
图la是传统图像处理系统的示意图。 图lb是依图la的去交错器及后置处理器的示意图。 图2是图像处理系统的实施例的示意图。 图3是依图2的去交错器及第一后置处理器的实施例的示意图。
图4a及图4b是帧率控制器的不同实施例的示意图。
具体实施例方式
在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领
域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书
及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的
差异来作为区分的基准。在通篇说明书及后续的请求项当中所提及的「包含」是一开放式
的用语，故应解释成「包含但不限定于」。另外，「耦接」 一词在此包含任何直接及间接的电
气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表第一装置可直接电气
连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。 本发明提供一种增强型图像处理器结构，其通过将部分数据于不同级中共享来减
少存储器带宽的消耗。特别地，某一级内的线缓冲器也可与另一级共享，从而可减少场缓冲
器或帧缓冲器的使用。此外，场缓冲器102及104中可实施控制方法以提供有效的帧率控
制机制。 图2是图像处理系统200的实施例的示意图，所述图像处理系统200包含芯片外 存储器210及与其耦接的图像处理器220。所述图像处理器220为多级结构，图像处理器 220接收输入图像HN以产生输出图像恥UT。多个场缓冲器及多个帧缓冲器分布于芯片外 存储器210中，用于缓冲与输入图像ftlN相关的中间信号，从而有助于图像处理器220每 一级的处理。在本实施例中，所述图像处理器220分为三级前置处理级、去交错级以及后 置处理级。在去交错之前，前置处理级可包含一个或多个处理程序，其中，多个先前场数据 S(t-l)、S(t-2)及S(t-3)从场缓冲器102中读取以进行处理，且前置处理结果I(T)被传 送至场缓冲器104以便下一级或去交错级使用。在去交错级中，提供多个线缓冲器108 (如 图3所示)，以缓冲自场缓冲器104读取的前置处理结果#1 (T)的线数据，从而可对其执行 去交错程序以产生去交错帧P(t)。去交错帧P(t)随后被传送至去交错级之后的后置处理 级，在所述后置处理级中，可对去交错帧P(t)执行一个或多个后置处理程序以产生输出图
7像恥UT。在本实施例中，存储于场缓冲器104中的部分前置处理结果I(T)被传送至后置处理级以协助执行后置处理，从而可减少芯片外存储器210的使用。详细实施例的描述如下所述。 如图2所示，第一前置处理器122可用于去交错前可能执行的各种前置处理，对于每一时间索引来讲，除当前场数据外，其可能另需要二个或三个先前场数据。芯片外存储器210包含级联为延迟线的多个场缓冲器102，以连续地缓冲输入图像HN。若当前场数据HN被输入，场缓冲器102也分别产生先前场数据S(t-l) 、 S(t-2)及S(t-3)。 一般来讲，先前场数据S(t-l)、S(t-2)及当前场数据S(t)可被直接传送至第一前置处理器122。然而，在某些情况下，输入图像HN的帧率可与输出场数据I'(T)不同。举例来讲，输入图像HN可以第一速率输入至场缓冲器102，而第一前置处理器122可以高于或者低于第一速率的第二速率输出I'(T)。因此，需要提供第一帧率控制器202，其通过从四个输入S(t)、S(t-l)、S (t-2)及S (t-3)中选定三个输出Sa、Sb及Sc来控制流率(flow rate)，且选定的输出Sa、Sb及Sc以第二速率输出。 第一帧率控制器202是可选单元，其仅于需要帧率控制时才需要。所述帧率控制可为上变频(up conversion)或者下变频(down conversion)。举例来讲，第一速率可为50Hz，而第二速率可为60Hz，或者相反，第一速率可为60Hz，而第二速率可为50Hz。第一帧率控制器202的输入端口及输出端口的数量为可被灵活设计。举例来讲，场缓冲器102的延迟线可包含多于3个的场缓冲器102。若第一前置处理器122同时需要三个场数据，场缓冲器102的数目必须不少于3，以便第一帧率控制器202可从四个或者更多场数据中选出三个场数据。在本实施例中，第一前置处理器122可为串色抑制器，从而，所述前置处理程序可为串色抑制程序。 可选地，第一前置处理器122也可以是其它类型的前置处理器，例如噪声抑制单元或图像锐化器。在本实施例中，所述前置处理级可选且较佳地包含紧随第一前置处理器122之后的第二前置处理器124，以执行第一前置处理器122未执行的前置处理。第二前置处理器124需要多个场缓冲器104以正常运作，而去交错级的去交错器310可需要来自场缓冲器104的相同场数据。因此，芯片外存储器210中分配有多个场缓冲器104，而第二前置处理器124及去交错级也可共享所述场缓冲器104。类似于场缓冲器102，场缓冲器104也级联为延迟线，用于连续地缓冲第二前置处理器124输出的前置处理结果I (T)。
在本实施例中，第二前置处理器124为噪声抑制单元，用于对每一场数据执行空间噪声抑制及时间噪声抑制。如上所述，输入图像HN是交错的。因此，两相连的场缓冲器104中的场数据与同一帧的不同部分相关。举例来讲，偶数时间索引的场缓冲器可与帧的奇数场相关，而奇数时间索引的场缓冲器可与帧的偶数场相关。对于第二帧率控制器204来讲，由于场缓冲器104连续地输出先前场数据I(T-l)、I(T-2)及I(T-3)至第二帧率控制器204，且当前场数据I (T)也被产生并缓冲至第二帧率控制器204，因此，第二前置处理器124需要先前场数据I (T-2)以执行噪声抑制，而先前场数据I (T-2)可于特定场缓冲器104获取，所述特定场缓冲器104与同一帧中作为输入场数据I'(T)的相同部分相关。因此，特定场缓冲器104的输出与第二前置处理器124相连。 在去交错级中，去交错器310执行去交错程序。 一般来讲，去交错程序需要三个连续的场数据。因此，去交错器310可从第二前置处理器124处直接接收当前场数据I (T)，以及从场缓冲器104处接收两个先前场数据I (T-l)与I(T-2)。然而，在某些情况下，需要对帧率进行控制。举例来讲，场数据I(T)以第二速率传送，而去交错器310以第一速率输出去交错帧P(t)。因此，可在场缓冲器104与去交错器310之间实施与第一帧率控制器202类似的第二帧率控制器204。第二帧率控制器204从第二前置处理器124及场缓冲器104处接收四个输入I(T)、 I(T-l)、 I(T-2)及I(T-3)，从其中选择三个以作为以第一速率输出的三个输出Ia、Ib、Ic。为控制帧率，可将第二帧率控制器204的输入端指定为多于其输出端，其中所述输出端的数量取决于去交错器310所需的场数据的数量。
在图2中，第一后置处理器320与第二后置处理器330共同组成后置处理级。第一后置处理器320使用与去交错器310共享的线缓冲器执行后置处理程序，从而使芯片外存储器210未被占用。第二后置处理器330可作为利用帧缓冲器106以执行后置处理程序的可选的普通后置处理器，其中输出图像恥UT由先前级的结果产生。帧缓冲器106缓冲第一后置处理器320输出的当前帧P' (t)，同时输出先前帧P' (t-l)。第一后置处理器320与第二后置处理器330可为縮放控制器、运动抖动消除器或者任何能够逐帧处理图像数据的处理单元。即，所述后置处理程序为图像縮放程序、运动抖动消除程序或者其它功能的特定禾呈序(function specific process)。 去交错器310逐线接收场数据Ia、Ib及Ic，且在处理前，场数据Ia、Ib及Ic被缓冲于多个线缓冲器108中。图3是去交错器310及第一后置处理器320的实施例的示意图，其较佳地说明了线缓冲器108所执行的操作。在去交错器310中，每一输入场数据Ia、 Ib及Ic都分别缓冲于两个线缓冲器108中。对于场数据Ib来讲，当前线DO被传送至去交错器核心314，而两先前线Dl及D2则从对应的线缓冲器108输出。Ia及Ic中的线也被执行相似处理，凭借去交错器核心314逐线执行去交错程序以输出去交错帧P(t)。
同理，第一后置处理器320也可以逐线对场数据执行处理。两个线缓冲器108被提供以缓冲去交错器核心314输出的去交错帧P (t)。因此，当前线EO被传送至后级处理器核心324，而两个先前线El及E2从相关线缓冲器108传送出。与此同时，第一后级处理器320从去交错器310中对应的线缓冲器108接收场数据Ib的线数据DO、 Dl及D2。此方法可产生与图lb中线缓冲器108缓冲P(t-l)时的相同功效。换句话说，本实施例可通过共享来自去交错器310的所需数据来达成减少线缓冲器108的数量的目的。因此，后置处理程序基于场数据Ib、去交错帧P(t)及二者对应的线缓冲器108而执行。应注意，在某些情况下，第一后级处理器320仅需要一个线缓冲器108。第一后级处理器320需要的线缓冲器的数量取决于其处理区域。 图4a及图4b是帧率控制的实施例的示意图。在图4a中，第一时间线(firsttimeline)t表示数据段(data field)以较低帧率输入，例如50Hz，第二时间线(secondtimeline)T表示数据段以较高帧率输出，例如60Hz。位于第一时间线t上的四位数字巻标(digit numeric label)代表四种输入缓冲状态，位于第二时间线T上的三位数字巻标代表由帧率控制器选定的三个输出。缓冲器状态定义为0123，其表明场缓冲器中可读取到对应于时间索引1、2及3的三个连续场数据(O表示空位)。首先，于时间索引Tl时，三场数据1、2及3都可用，故帧率控制器选取场数据1、2及3作为输出，表示为123。然后，当时间索引至T2时，帧率控制器的缓冲状态还未转换为1234，因此，再次重复输出上次的输出123 (表示为*123)。当时间索引至T3时，缓冲状态为1234，因此，场数据2、3及4被选定以
9作为输出，表示为234。所述程序重复执行，作为结果，每50组输入会产生60组输出，其中 IO组为冗余。 图4b是不同于图4a的实施例的帧率控制器的另一实施例，其中第一时间线T表 示以较高帧率输入数据段，例如60Hz，而第二时间线t表示以较低帧率输出数据段，例如 50Hz。首先，在与T1同步的时间索引tl，缓冲状态为0123，表明三场数据1、2及3都可用， 因此帧率控制器选取场数据1、2及3作为输出，表示为123。然后，当时间索引至t2时，帧率 控制器的缓冲状态为1234，因此，帧率控制器选取场数据2、3及4作为输出，将表示为234。 类似地，当时间索引至t5时，缓冲状态为4567，因此，场数据5、6及7被选定以作为输出，将 表示为567。当时间索引至t6时，帧率控制器应承接上次输出的567而输出678。然而，由 于第一时间线T具有较高更新频率，时间索引T6处的缓冲状态已更新至6789，因此，帧率控 制器并不选择678作为输出，而是选择789作为输出。换句话说，跳过678的选定，在图4b 中将其表示为(*678)。所述程序重复执行，作为结果，每60组输入会产生50组输出，其中 10组输出被跳过。 在本实施例中，前置处理级及后置处理级并不仅限于包含一个或多个处理单元。 所述第一及第二帧率控制器202及204是可选的，二者可分别包含或不包含于所述实施例 中。所述帧率控制也不仅限于下变频或者上变频。场缓冲器102及104的数量取决于具体 实施例的需求，其排列也不仅限于图2所示。本发明可提供缓冲器共享的特殊概念，从而使 图像处理器及芯片外存储器的存储器带宽消耗有效降低。 以上所述仅为本发明的较佳实施例，举凡熟悉本案的人士援依本发明的精神所做 的等效变化与修饰，皆应涵盖于后附的申请专利范围内。
权利要求
一种图像处理系统，包含芯片外存储器，包含用于缓冲与输入图像相关的中间数据的多个场缓冲器及多个帧缓冲器；以及图像处理器，耦接于该芯片外存储器，用于处理该输入图像及该中间数据以产生输出图像，该图像处理器包含前置处理级，用于读取该多个场缓冲器以执行前置处理程序，以及将多个前置处理结果存储至该多个场缓冲器；去交错级，包含用于缓冲从该多个场缓冲器中读取的该多个前置处理结果的多个第一线缓冲器，该去交错级用于对该多个前置处理结果执行去交错程序以产生多个去交错结果；以及后置处理级，耦接于该去交错级、该多个场缓冲器及该多个第一线缓冲器，用于对该多个前置处理结果及该多个去交错结果执行后置处理程序以产生该输出图像。
2. 如权利要求1所述的图像处理系统，其特征在于，该芯片外存储器包含级联为延迟 线的多个第一场缓冲器，用于以第一速率连续地缓冲该输入图像，以及该前置处理级包含第一帧率控制器，耦接于该多个第一场缓冲器，用于从该输入图像及该多个第一场处 理器中选取第一数量的场数据，并以第二速率输出该第一数量的场数据；第一前置处理器，耦接于该第一帧率控制器，用于对该第一帧率控制器输出的该第一 数量的场数据执行该前置处理程序，以产生中间结果。
3. 如权利要求2所述的图像处理系统，其特征在于，该多个第一场缓冲器的数量不少 于该第一数量。
4. 如权利要求2所述的图像处理系统，其特征在于，该第一前置处理器为串色抑制器， 且该前置处理程序为串色抑制程序。
5. 如权利要求1所述的图像处理系统，其特征在于该芯片外存储器包含级联为延迟线的多个第二场缓冲器，用于以第二速率连续地缓冲 多个前置处理结果；以及该前置处理级包含耦接于特定第二场缓冲器的第二前置处理器，用于基于当前场数据 及缓冲于该特定场缓冲器中的先前场数据执行该前置处理程序，以产生该前置处理结果。
6. 如权利要求5所述的图像处理系统，其特征在于，该第二前置处理器为噪声抑制单 元，用于对每一场数据执行空间噪声抑制或时间噪声抑制。
7. 如权利要求5所述的图像处理系统，其特征在于，该去交错级包含 第二帧率控制器，耦接于该多个第二场缓冲器，用于从该多个前置处理结果及该多个第二场缓冲器中选择第二数量的场数据，并以第一速率输出该第二数量的场数据；以及去交错器，耦接于该第二帧率控制器，用于基于该第二数量的场数据执行该去交错程 序，以产生该多个去交错结果。
8. 如权利要求7所述的图像处理系统，其特征在于，该第二场缓冲器的数量不少于该 第二数量。
9. 如权利要求7所述的图像处理系统，其特征在于该去交错器中的该多个第一线缓冲器分别缓冲该第二帧率控制器输出的该第二数量的场数据；以及该后置处理级包含耦接于该第二帧率控制器、该去交错器以及该多个第一线缓冲器的 第一后置处理器，用于基于该第二帧率控制器输出的特定场数据、与该第二帧率控制器输 出的该特定场数据对应的一个或多个第一线缓冲数据以及该多个去交错结果执行该后置 处理程序。
10. 如权利要求9所述的图像处理系统，其特征在于，该第一后置处理级包含多个第二 线缓冲器以缓冲该多个去交错结果，且该第一后置处理级更利用缓冲于该多个第二线缓冲 器中的该多个去交错结果来执行该后置处理程序。
11. 如权利要求10所述的图像处理系统，其特征在于，该第一后置处理器为縮放控制 器且该后置处理为图像縮放程序，或该第一后置处理器为运动抖动消除器且该后置处理为 运动抖动消除程序。
12. 如权利要求9所述的图像处理系统，其特征在于该芯片外存储器更包含耦接于该第一后置处理器的帧缓冲器，用于缓冲该第一后置处 理器产生的先前后置处理结果；以及该后置处理级包含第二后置处理器，用于基于该后置处理结果及缓冲于该帧缓冲器的 该先前后置处理结果产生该输出图像。
13. 如权利要求12所述的图像处理系统，其特征在于，该第二后置处理器为縮放控制 器且该后置处理为图像縮放程序，或该第二后置处理器为运动抖动消除器且该后置处理为 运动抖动消除程序。
14. 一种图像处理器，耦接于芯片外存储器，该芯片外存储器包含多个场缓冲器及多个 帧缓冲器，用于缓冲与输入图像相关的中间数据，并处理该输入图像及该中间数据以产生 输出图像，该图像处理器包含第一帧率控制器，以第一速率从多个第一场缓冲器处接收该输入图像及多个缓冲的场 数据，选出第一数量的场数据并以第二速率输出该第一数量的场数据；第一前置处理器，耦接于该第一帧率控制器，用于对该第一帧率控制器输出的该第一 数量的场数据执行前置处理程序，以产生中间结果；第二前置处理器，耦接于该第一前置处理器，用于对该中间结果执行噪声抑制处理以 产生噪声抑制结果；去交错器，耦接于该第二前置处理器，用于对该噪声抑制结果执行去交错以产生去交 错结果；以及第一后置处理器，耦接于该去交错器，用于对该去交错结果执行后置处理程序以产生 该输出图像。
15. 如权利要求14所述的图像处理器，其特征在于，该第一场缓冲器的数量不少于该第一数量。
16. 如权利要求14所述的图像处理器，其特征在于， 该第一前置处理器为串色抑制器，且该前置处理为串色抑制处理；以及 该第一后置处理器为运动抖动消除器且该后置处理程序为运动抖动消除程序，或该第一后置处理器为縮放控制器且该后置处理程序为图像縮放程序。
17. —种图像处理器，耦接于芯片外存储器，该芯片外存储器包含多个场缓冲器及多个帧缓冲器，用于缓冲与输入图像相关的中间数据，且处理该输入图像及该中间数据以产生 输出图像，该图像处理器包含前置处理器，以第二速率持续输出处理的场数据至该芯片外存储器中的多个第一场缓 冲器，并基于缓冲于特定场缓冲器的先前场数据对该输入图像执行噪声抑制程序；帧率控制器，耦接于该前置处理器，用于从该前置处理器的输出及缓冲于该多个第一 场缓冲器中的场数据中选定第一数量的场数据，并以第一速率输出该第一数量的场数据； 以及去交错器，耦接于该帧率控制器，用于对该第一数量的场数据执行去交错程序以产生 去交错结果。
18. 如权利要求17所述的图像处理器，其特征在于，该前置处理器对每一场数据执行 空间噪声抑制程序或时间噪声抑制程序。
19. 如权利要求17所述的图像处理器，其特征在于，该第一场缓冲器的数量不少于该第一数量。
20. 如权利要求17所述的图像处理器，其特征在于该去交错器包含多个第一线缓冲器，用于分别缓冲该帧率控制器输出的该第一数量的 场数据；以及该图像处理器更包含耦接于该帧率控制器、该去交错器及该多个第一线缓冲器的第一 后置处理器，该第一后置处理器用于基于该帧率控制器输出的特定场数据、该帧率控制器 输出的对应于该特定场数据的一个或多个第一线缓冲数据，以及该多个去交错结果执行后 置处理程序。
21. 如权利要求20所述的图像处理器，其特征在于，该第一后置处理器包含多个第二 线缓冲器以缓冲该多个去交错结果，且该第一后置处理器更利用缓冲于该多个第二线缓冲 器中的该多个去交错结果以执行该后置处理程序。
22. 如权利要求20所述的图像处理器，其特征在于该第一后置处理器输出后置处理结果至该芯片外存储器中的帧缓冲器；以及 该图像处理器更包含耦接于该第一后置处理器输出的第二后置处理器，用于基于该后 置处理结果及缓冲于该帧缓冲器的先前后置处理结果产生该输出图像。
全文摘要
本发明提供一种图像处理系统及图像处理器。所述图像处理系统包含芯片外存储器及图像处理器。芯片外存储器包含场缓冲器及帧缓冲器，所述场缓冲器及帧缓冲器用于缓冲与输入图像相关的中间数据。图像处理器包含三级前置处理级，去交错级及后置处理级。所述图像处理器耦接于芯片外存储器，用于处理所述输入图像及中间数据以产生输出图像。以上所述的图像处理系统及图像处理器可有效减少存储器带宽的占用。
文档编号G06T1/00GK101751657SQ200910180458
公开日2010年6月23日 申请日期2009年10月15日 优先权日2008年12月15日
发明者吕忠晏, 赵柏伟 申请人:联发科技股份有限公司