存储器管理单元引导的对系统接口的接入的制作方法

专利名称：存储器管理单元引导的对系统接口的接入的制作方法
技术领域：
本文中所揭示的发明概念的实施例大体来说涉及数据处理系统的领域。更特定来 说，本文中所揭示的发明概念的实施例涉及可引导对一个或一个以上接口的接入的存储器
管理单元。
背景技术：
数据处理系统可包括彼此间交互以处理指令的各种组件。一个组件可为存储器管 理单元(MMU)，其可根据处理单元的一个或一个以上处理器线程的事务请求而管理从物理 存储器的数据及/或指令的检索。一些数据处理系统使用虚拟地址来改善检索效率。举 例来说，线程可产生包括数据或指令的虚拟地址的事务请求并将所述虚拟地址供应到MMU。 MMU可将所述虚拟地址翻译成其对应物理地址，以存取物理存储器中的数据。在一些MMU 中，查找表将虚拟地址映射到物理地址(例如，在翻译旁视缓冲器(TLB)中)。可经由接口(也被称为通道，例如总线)将事务请求路由到包括对应于物理地址 的页的资源。数据处理系统可包括用于接入不同系统资源的不同接口。缓冲器(例如，先进 先出(FIFO))可管理物理地址并确定待将每一物理地址提供到的以用于存取资源的接口。 举例来说，可将缓冲器耦合到TLB以接收物理地址并将其提供到识别接口(将在所述接口 上提供每一物理地址以接入资源)的地址解码器。所述接口耦合到所述资源。每一接口可具有不同特性(例如，速度或带宽)以用 于路由事务请求的物理地址。不同特性可使物理地址在缓冲器中积滞并延迟处理，即使TLB 提供了针对不同资源的新的事务请求也是如此。举例来说，用以接入第一接口的物理地址 可填入所述缓冲器，因为所述第一接口正用于接入资源。用于在其它接口或所述第一接口 上路由的物理地址可被积滞，因为缓冲器已满。此外，针对使用物理地址进行的对接口中的 一者的每次接入而激活地址解码器，从而对于每一接入均消耗功率。因此，需要一种可将物理地址路由到接口并降低处理延迟、减少功率消耗且/或 向处理器提供较好质量的服务的存储器管理单元系统及过程。

发明内容
在一实施例中，描述一种包括翻译旁视缓冲器(TLB)的存储器管理单元。TLB包括 存储模块及逻辑电路。所述存储模块可存储指示多个接口中的一者的位。所述位可与物理 地址范围相关联。逻辑电路可基于所述位将处于物理地址范围内的物理地址路由到所述多 个接口中的所述一者。提及此说明性实施例并非为了限制或界定本文所揭示的发明概念，而是为了提供 实例以帮助对其的理解。在审阅整个申请案之后，本发明的其它方面、优点及特征将变得显 而易见，整个申请案包括以下部分


具体实施方式
及权利要求书。

在参看附图阅读以下具体实施方式
时较佳地理解本文所揭示的本发明的概念的 这些及其它特征、方面及优势，附图中图1为说明具有引导对接口的接入的存储器管理单元的实施例的数据处理系统 的实例的总图。图2为说明图1中的示范性存储器管理单元及接口的总图。图3为说明用于针对事务请求引导对接口的接入的示范性过程的流程图。图4为引导对接口的接入的第二示范性存储器管理单元的总图。图5为说明可包括存储器管理单元的实例便携式通信装置的总图。图6为说明可包括存储器管理单元的实例蜂窝式电话的总图。图7为说明可包括存储器管理单元的实例无线因特网协议电话的总图。图8为说明可包括存储器管理单元的实例便携式数字助理的总图。图9为说明可包括存储器管理单元的实例音频文件播放器的总图。
具体实施例方式贯穿描述，出于解释的目的而陈述众多具体细节，以便提供对本文所揭示的发明 概念的详尽理解。然而，对于所属领域的技术人员来说将显而易见的是，可在无这些具体细 节中的一些的情况下实践本文所揭示的发明概念。在其它实例中，以框图形式展示众所周 知的结构及装置，以避免混淆本文所揭示的发明概念的基本原理。本文所揭示的发明概念的实施例涉及一种存储器管理单元(MMU)，其包括一个或 一个以上翻译旁视缓冲器(TLB)以用于基于所述TLB中的至少一者中的信息来管理事务请 求。所述信息可包括从地址解码器接收的位，所述位识别待将对应于事务请求的虚拟地址 的物理地址提供到的接口。所述位可用于确定将在上面路由物理地址以用于接入资源的接 口而不需要在TLB之后使用缓冲器及地址解码器(其可能延迟处理或消耗功率)。接口的 实例包括紧密耦合存储器(TCM)、高速缓冲存储器总线(例如，ARM有限公司制造的AXI/L2) 及先进的高性能总线(AHB)。物理地址可包括识别具有预定大小的存储器块的物理页号码。在一个实施例中，MMU包括作为微翻译旁视缓冲器(μ TLB)的TLB。所述μ TLB可 从地址解码器接收一位并将其与所述μ TLB中的物理地址范围相关联。举例来说，地址解 码器可使用芯片上系统(SOC)存储器映射带来分析物理地址并基于所述SOC存储器映射带 而产生识别接口的位。SOC存储器映射带可为与内建于半导体装置(例如，集成电路)上的 存储器相关联的预界定特性。存储器映射带的实例包括针对存储器页位置的芯片引出线、 在制造期间在芯片中烧制的熔线及由芯片制造者添加的经编程逻辑。当μ TLB接收到包括 虚拟地址的事务请求时，使用位来识别将在上面路由物理地址以用于接入资源的接口。不存在缓冲器可提高物理地址可用于接入资源的速度。图1展示用于使用物理地 址引导接入的MMU的一个实施例的实施的框图。MMU 100可服务于可包括向MMU 100提供 事务请求106的一个或一个以上处理器线程104的处理器单元102。事务请求106可为对 来自系统资源108的数据、指令或其它信息的请求。MMU 100可识别资源108的物理地址并 使用所述物理地址经由接口 110接入资源108。举例来说，事务请求106各自包括处理器线程104正接入的资源或资源的部分的虚拟地址。MMU 100可包括识别与所述虚拟地址相关联的物理地址的表或其它映射。所述 物理地址可用于经由接口 110中的一者接入资源。图1说明可为任一类型的接口的接口 A、 接口 B、接口 C，且接口 110可包括额外接口或比所展示接口少的接口。接口 A与资源1相 关联、接口 B与资源2相关联且接口 C与资源3相关联。然而，接口 110中的每一者可与资 源108中的一者以上相关联，且可包括任何数目的资源108。MMU 100可包括识别将在上面使用特定物理地址接入资源的接口的组件。在图1 所展示的实施例中，MMU 100含有包括存储模块114及逻辑电路116的TLB 112。TLB112可 为指令TLB、数据TLB或联合TLB且包括一 μ TLB、多个TLB或者一个或一个以上μ TLB及 TLB。指令TLB可经配置以服务于取出事务请求，数据TLB可经配置以服务于加载或存储事 务请求，且联合TLB可经配置以服务于取出事务请求以及加载或存储事务请求。存储模块114可存储虚拟地址及对应于所述虚拟地址的物理地址。在一些实施例 中，存储模块114包括可存储虚拟地址及对应于每一虚拟地址的物理地址的寄存器或其它 存储装置。存储模块114也可存储针对物理地址范围的位或其它指示符。存储模块114可 包括各自与一位相关联的多个物理地址范围。位可指示接口 110中的待将物理地址范围内 的物理地址提供到以用于接入资源的一者。如下文较详细描述，可通过地址解码器118将 位提供到TLB 112，所述地址解码器118可使用物理地址及芯片上系统(SOC)存储器映射带 来识别将在上面路由物理地址的接口。逻辑电路116可使用所述位来经由经识别的接口路 由物理地址以用于接入资源。在一些实施例中，逻辑电路116包括识别存储于TLB 112中 的物理地址的选择符及用于提供物理地址并将其路由到由位所识别的接口的多路复用器。根据各种实施例的MMU可包括TLB及μ TLB以用于提高使用事务请求的虚拟地址 确定物理地址的速度。举例来说，μ TLB可比TLB小且用于使用事务请求的虚拟地址快速地 定位一些物理地址(例如，最近或经常使用的物理地址)。如果使用事务请求的虚拟地址在 μ TLB中进行的查找未定位虚拟地址，则对大于μ TLB并包括额外虚拟与物理地址映射的TLB 进行查找。如果虚拟地址位于TLB中，则将虚拟地址及物理地址写入到μ TLB中的条目中。如下文中较详细解释，指示符可由地址解码器产生并提供到μ TLB或(另外)首 先提供到TLB以用于与物理地址一同存储。指示符可识别在上面路由物理地址以接入资源 的接口。图2为用于使用指示符识别待将物理地址路由到以用于接入资源的接口的MMU100 的实施例的总图。在图2中，MMU 100包括各自耦合到μ TLB 202的TLB 200及地址解码器 218。TLB 200包括TLB内容可存取存储器(TCAM) 204及TLB随机存取存储器(TRAM) 206。 TCAM 204包括可存储虚拟地址VAl到VAn的多个条目。在一些实施例中，所述条目中的一者 或一者以上为空的且不包括虚拟地址。每一虚拟地址可对应于存储于TRAM 206中的条目 中的物理地址PAl到PAn中的一者。举例来说，虚拟地址VAl可对应于物理地址PAl。TRAM 206中的每一条目还可包括可(例如)识别位于物理地址处的存储器页的大小的掩码。当从μ TLB 202接收到事务请求的虚拟地址时(例如，在于μ CAM 210中进行查 找且“未命中”之后)，在TLB 200中执行查找。“未命中”可为在yCAM 210中不存在匹配 于事务请求的虚拟地址的虚拟地址。在TLB查找中，将事务请求的虚拟地址与虚拟地址VAl 到VAn中的每一者比较。如果发现匹配或“命中”，则将识别与匹配虚拟地址相关联的物理 地址的条目的输出作为选择符而提供到多路复用器208。多路复用器208经配置以基于所 述选择符输出与匹配虚拟地址相关联的物理地址。
如果在TCAM 204中发生“未命中”，即在TCAM 204中未发现匹配于事务请求的虚 拟地址的虚拟地址，则将事务请求的虚拟地址提供到异常引擎216。异常引擎216经配置 以针对事务请求的虚拟地址识别物理地址及掩码。在一些实施例中，异常引擎216将条目 中的虚拟地址及其对应物理地址写入到TCAM 204及TRAM 206两者中。举例来说，异常引 擎216可将虚拟地址写入到TCAM 204中的条目中并将物理地址及掩码写入到TRAM 206中 的对应条目中。在其它实施例中，异常引擎216将虚拟地址、其对应物理地址及掩码输出到 TLB 200以存储于条目中。在于TLB 200中进行的针对虚拟地址的下一查找中，在TCAM 204 中识别出所述虚拟地址，将识别具有物理地址的条目的输出作为选择符而提供到多路复用 器208，且可将物理地址提供到μ TLB 202。μ TLB 202可包括μ TLB内容可存取存储器(μ CAM) 210及μ TLB随机存取存储器 (μ RAM) 212。μ CAM 210可包括存储虚拟地址VAl到VAn_k的条目。μ CAM 210可与TCAM 204类似，但可经配置以存储比TCAM 204少k个的虚拟地址。μ RAM 212可包括存储物理地 址PAl到PAn-k的条目。存储于μ RAM 212中的每一物理地址可对应于μ CAM 210中的虚 拟地址VAl到VAn-k中的一者。μ RAM 212可与TCAM 206类似，但可经配置以存储比TRAM 206少k个的物理地址。μ RAM 212经配置以存储用于每一所存储物理地址的掩码。掩码可指示与物理地 址相关联的存储器位置的页大小。μ RAM 212还经配置以存储针对物理地址范围的指示符。 每一指示符可识别接口 110中的待将处于与所述指示符相关联的物理地址范围内的物理 地址路由到的一者。在一些实施例中，含有物理地址的每一条目包括识别接口 110中的一 者的指示符。所述指示符可为从地址解码器218接收的识别接口的位。举例来说，地址解码器 218可从TLB 200接收物理地址并使用芯片上系统(SOC)存储器映射带来确定与所述物理 地址相关联的接口。SOC存储器映射带可为与内建于半导体装置(例如，集成电路)上的存 储器相关联的预界定特性。在一些实施例中，SOC存储器映射带可为数据处理系统中的经 编程逻辑。SOC存储器映射带的实例包括针对存储器页位置的芯片引出线及/或包括经编 程逻辑的软件。举例来说，物理地址的范围可经由SOC存储器映射带(例如，经由芯片引出 线)而与接口相关联。当地址解码器218从TLB 200接收到物理地址时，所述地址解码器 218可识别包括所接收物理地址的物理地址范围并确定与所述所识别物理地址范围相关联 的接口。地址解码器218可经配置以将识别相关联接口的指示符(例如，位)提供到μ TLB 202 (在其中所述指示符可被存储或者以其它方式对应于条目中的物理地址)。如上文中所陈述，μ TLB 202可比TLB 200小。举例来说，μ TLB 202可包括 比TLB200少的条目且因此包括比TLB 200少的虚拟及物理地址。在一些实施例中，在于 TCAM204中执行查找之前在μ CAM 210中执行针对事务请求的虚拟地址的查找。如果发生 “未命中”(例如，事务请求的虚拟地址不匹配于μ CAM 210中的虚拟地址)，则将虚拟地址 提供到TLB 200以在TCAM 204中进行查找。如果在μ CAM 210中发生“命中”(例如，事务 请求的虚拟地址匹配于μ CAM 210中的虚拟地址)，则μ CAM 210将识别与匹配虚拟地址相 关联的物理地址的条目的输出作为选择符而提供到多路复用器214。多路复用器214可经 配置以基于所述选择符从μ RAM 212输出与匹配虚拟地址相关联的物理地址。在一些实施例中，多路复用器214基于位将物理地址路由到接口 110中的一者。接口 110可包括任何类型及数目的接口。出于示范性目的，图2说明三个接口 紧密耦合存 储器(TCM) 220、AXI/L2222及先进的高性能总线(AHB) 224 0在一些实施例中，接口 110中 的每一者确定是替代于多路复用器214基于位来路由物理地址而基于位来路由物理地址 还是除多路复用器214基于位来路由物理地址之外也基于位来路由物理地址。举例来说， TCM 220可路由与识别其的位相关联的物理地址并忽略与识别另一接口的位相关联的物理 地址。替代于在μ TLB 202与接口 110之间使用缓冲器或地址解码器(此可消耗功率并造 成事务请求处理中的积滞)，特定实施例可在μ TLB 202中使用指示符(例如，位)来识别 待将特定物理地址路由到的接口。图3说明根据所揭示的发明概念的一些实施例的用于使用MMU基于位来将物理地 址引导到接口的方法。参看图2中所说明的组件描述图3的流程图。然而，其它实施方案 是可能的。所述方法开始于框302中，此时MMU 100从处理器线程接收事务请求的虚拟地址。 举例来说，处理线程可提供包括对来自资源的数据、指令或其它信息的请求的事务请求。所 述事务请求可包括资源的虚拟地址，可从所述资源接入由处理器线程所请求的数据、指令 或其它信息。在框304中，MMU 100确定虚拟地址是否处于μ TLB 202中。在一些实施例中，对 μ CAM 210执行查找以确定存储于μ CAM 210中的条目中的虚拟地址是否匹配于事务请求 的虚拟地址。举例来说，将μ CAM 210中的每一虚拟地址与事务请求的虚拟地址比较，直到 发现匹配或μ CAM 210中的每一虚拟地址与事务请求的虚拟地址已进行比较而无匹配为止。如果发生“未命中”(例如，未发现匹配)，则在框306中，MMU 100确定虚拟地址是 否处于TLB 200中。举例来说，可在TCAM 204中执行查找以确定存储于TCAM 204中的条 目中的虚拟地址是否匹配于事务请求的虚拟地址。如果在TCAM 204中发生“未命中”，则在框308中，异常引擎216确定针对虚拟地 址的物理地址并将所述虚拟地址及所述物理地址写入到TLB 200中的条目。举例来说，异 常引擎216可将虚拟地址写入到TCAM 204中的条目并将物理地址写入到TRAM 206中的对 应条目。在一些实施例中，指示与物理地址相关联的存储器的页大小的掩码由异常引擎216 产生且与TRAM 206中的物理地址相关联。在写入所述条目之后，所述方法返回到框304且以所述虚拟地址对μ TLB 202执 行查找。可能再次发生“未命中”，且在框306中针对虚拟地址对TLB 200执行查找。如果 发生“命中”(例如，存储于TCAM 204中的虚拟地址匹配于事务请求的虚拟地址)，则由TLB 200提供对应物理地址。举例来说，TCAM 204可将指示对应物理地址及/或其条目位置的 输出作为选择符而提供到与TRAM 206相关联的多路复用器208。多路复用器208可经配置 以基于所述选择符而输出来自TRAM 206的物理地址。在框310中，地址解码器218使用SOC存储器映射带对来自TRAM 206的物理地址 进行解码，以产生指示与所述物理地址相关联的接口的位。举例来说，地址解码器218可使 用芯片引出线或预界定物理特性来识别与包括所述物理地址的物理地址范围相关联的接 口。如上文所陈述，MMU 100的一些实施例可在将条目写入到TLB时而非在写入到μ TLB 202时识别与物理地址相关联的接口。
在框312中，MMU 100针对虚拟地址、其对应物理地址及指示与所述物理地址相关 联的接口的位而在μ TLB 202中写入条目。举例来说，MMU 100可将虚拟地址存储于μ CAM 210中的条目中并将物理地址存储于μ RAM 212中的条目中。MMU 100也可将掩码及指示 与物理地址相关联的接口的位存储于μ RAM 212中。所述方法可返回到框304，其中MMU 100在μ TLB 202中执行查找。如果发生“命 中”，则在框314中，μ TLB 202可基于位将用于接入资源的物理地址路由到接口。举例来 说，所述查找可导致μ CAM 210中的虚拟地址的匹配。μ CAM 210将指示对应物理地址及/ 或其条目位置的输出作为选择符提供到与μ RAM 212相关联的多路复用器214。多路复用 器214可经配置以基于所述选择符而输出来自yRAM 212的物理地址。在一些实施例中， μ TLB 202将物理地址路由到由位识别的接口。在其它实施例中，位是与所述物理地址一同 提供，且由所述位识别的接口路由所述物理地址而其它接口忽略所述物理地址。根据一些实施例的地址解码器可位于MMU中以除了向μ TLB之外还向TLB提供识 别待将物理地址路由到的接口的指示符。图4说明MMU 100的第二实施例，所述MMU100具 有可在TLB 400中的条目被写入时将识别针对物理地址的接口的位提供到TLB400的配置。 图4中的MMU 100包括一 μ TLB 402，而μ TLB 402包括一可在其中以来自事务请求的虚拟 地址执行查找的μ CAM 410。如果发生“未命中”，则将虚拟地址提供到TCAM 404并对TLB 400执行查找。如果在TCAM 404中发生“未命中”，则将虚拟地址提供到识别针对虚拟地址的物 理地址的异常引擎416。在一些实施例中，异常引擎416还可确定识别与物理地址相关联 的存储器的页大小的用于物理地址的掩码。可将物理地址提供到使用SOC存储器映射带来 产生识别用于所述物理地址的接口的位的地址解码器418。可将虚拟地址写入于TCAM 404 中的条目中，且可将物理地址连同位及掩码写入于TRAM 406中的对应条目中。当在TCAM 404中发生“命中”时，可使用多路复用器408将物理地址、位及掩码提供到yTLB 402。可 将虚拟地址写入于μ CAM 410中的条目中，且可将物理地址、位及掩码写入于μ RAM 412中 的对应条目中。当在μ CAM 410中发生“命中”时，可使用多路复用器414将物理地址路由到接口 110中的一者。可使用位来确定将物理地址路由到哪一接口以接入资源。包括上述特征的实例装置存储器管理单元(MMU)可包括于任何处理器(例如，数字信号处理器)中。图5 到图9的总图说明可并入有用于通过由处理器的一线程或多线程处理器的若干线程提供 到装置资源的事务请求而管理对接口的接入的MMU的实例装置。图5为说明便携式通信装置500的示范性实施例的图。如图5的总图中所说明，所 述便携式通信装置包括一包括数字信号处理器(DSP) 504的芯片上系统502。图5的总图还 展示耦合到数字信号处理器504及显示器508的显示器控制器506。此外，输入装置510耦 合到DSP 504。如所展示，存储器512耦合到DSP 504。此外，编码器/解码器(C0DEC)514 可耦合到DSP 504。扬声器516及麦克风518可耦合到CODEC 514。图5的总图进一步说明耦合到数字信号处理器504及无线天线522的无线控制器 520。在特定实施例中，电源5M耦合到芯片上系统502。此外，在特定实施例中，如图5中 所说明，显示器526、输入装置530、扬声器516、麦克风518、无线天线522及电源5M在芯片上系统502外部。然而，每一者耦合到芯片上系统502的组件。在特定实施例中，DSP 504包括可通过来自线程的事务请求引导对接口的接入的 存储器管理单元(MMU) 5沈。举例来说，MMU 526可为如参看图2或图4所描述且包括微翻 译旁视缓冲器(μ TLB)，所述微翻译旁视缓冲器(μ TLB)可接收指示待将事务请求引导到 的接口的位以降低处理延迟。图6为说明蜂窝式电话600的示范性实施例的图。如所展示，蜂窝式电话600包 括一包括经耦合于一起的数字基带处理器604及模拟基带处理器606的芯片上系统602。 在特定实施例中，数字基带处理器604为数字信号处理器。如图6的总图中所说明，显示器 控制器608及触摸屏幕控制器610耦合到数字基带处理器604。又，在芯片上系统602外部 的触摸屏幕显示器612耦合到显示器控制器608及触摸屏幕控制器610。图6的总图进一步说明视频编码器614(例如，逐行倒相(PAL)编码器、顺序传送 彩色与存储(SECAM)编码器或国家电视系统委员会(NTSC)编码器)耦合到数字基带处理 器604。此外，视频放大器616耦合到视频编码器614及触摸屏幕显示器612。又，视频端口 618耦合到视频放大器616。通用串行总线(USB)控制器620耦合到数字基带处理器604。 又，USB端口 622耦合到USB控制器620。存储器6M及订户身份模块(SIM)卡6 也可耦 合到数字基带处理器604。此外，如图6的总图中所展示，数字相机拟8可耦合到数字基带 处理器604。在示范性实施例中，数字相机拟8为电荷耦合装置(CCD)相机或互补金属氧化 物半导体(CMOS)相机。如图6的总图中所进一步说明，立体声音频CODEC 630可耦合到模拟基带处理器 606。此外，音频放大器632可耦合到立体声音频CODEC 630。在示范性实施例中，第一立 体声扬声器634及第二立体声扬声器636耦合到音频放大器632。麦克风放大器638也可 耦合到立体声音频CODEC 630。此外，麦克风640可耦合到麦克风放大器638。在特定实施 例中，调频(FM)无线电调谐器642可耦合到立体声音频CODEC 630。FM天线644可耦合到 FM无线电调谐器642。此外，立体声耳机646可耦合到立体声音频CODEC 630。图6的总图进一步说明可耦合到模拟基带处理器606的射频(RF)收发器648。 RF开关650可耦合到RF收发器648及RF天线652。小键盘6M可耦合到模拟基带处理器 606。又，具有麦克风的单声道头戴耳机656可耦合到模拟基带处理器606。此外，振动器装 置658可耦合到模拟基带处理器606。图6的总图还展示可耦合到芯片上系统602的电源 660。在特定实施例中，电源660为将电力提供到蜂窝式电话600的各种组件的直流(DC) 电源。此外，在特定实施例中，电源为可再充电DC电池或从耦合到AC电源的交流(AC)到 DC变压器导出的DC电源。如图6的总图中所描绘，触摸屏幕显示器612、视频端口 618、USB端口 622、相机 628、第一立体声扬声器634、第二立体声扬声器636、麦克风640、FM天线644、立体声耳机 646、RF开关648、RF天线650、小键盘652、单声道头戴耳机656、振动器658及电源660可 处于芯片上系统602的外部。在特定实施例中，数字基带处理器604包括可通过来自线程的事务请求弓I导对接 口的接入的存储器管理单元(MMU) 6沈。举例来说，MMU 662可为如参看图2或图4所描述 且包括微翻译旁视缓冲器(μ TLB)，所述微翻译旁视缓冲器(μ TLB)可接收指示待将事务 请求弓I导到的接口的位以降低处理延迟。
图7为说明无线因特网协议(IP)电话700的示范性实施例的图。如所展示，无线 IP电话700包括一包括数字信号处理器(DSP) 704的芯片上系统702。显示器控制器706 可耦合到DSP 704且显示器708耦合到显示器控制器706。在示范性实施例中，显示器708 为液晶显示器(IXD)。图7进一步展示可耦合到DSP 704的小键盘710。快闪存储器712可耦合到DSP 704。同步动态随机存取存储器(SDRAM) 714、静态随 机存取存储器(SRAM) 716及电可擦除可编程只读存储器(EEPROM) 718也可耦合到DSP 704。 图7的总图还展示可耦合到DSP 704的发光二极管(LED)720。此外，在特定实施例中，语音 CODEC 722可耦合到DSP 704。放大器7 可耦合到语音C0DEC722且单声道扬声器7 可 耦合到放大器724。图7的总图进一步说明耦合到语音C0DEC722的单声道头戴耳机728。 在特定实施例中，单声道头戴耳机7 包括麦克风。无线局域网(WLAN)基带处理器730可耦合到DSP 704。RF收发器732可耦合到 WLAN基带处理器730且RF天线734可耦合到RF收发器732。在特定实施例中，蓝牙控制 器736也可耦合到DSP 704且蓝牙天线738可耦合到控制器736。图7的总图还展示USB 端口 740也可耦合到DSP 704。此外，电源742耦合到芯片上系统702并将电力提供到无线 IP电话700的各种组件。如图7的总图中所指示，显示器708、小键盘710、LED 720、单声道扬声器726、单 声道头戴耳机728、RF天线734、蓝牙天线738、USB端口 740及电源742可处于芯片上系统 702的外部且耦合到芯片上系统702的一个或一个以上组件。在特定实施例中，DSP 704包 括可通过来自线程的事务请求引导对接口的接入的存储器管理单元(MMU)7^L举例来说， MMU 762可为如参看图2或图4所描述且包括微翻译旁视缓冲器(μ TLB)，所述微翻译旁视 缓冲器(μ TLB)可接收指示待将事务请求引导到的接口的位以降低处理延迟。图8为说明便携式数字助理(PDA)SOO的示范性实施例的图。如所展示，PDA 800 包括一包括数字信号处理器(DSP) 804的芯片上系统802。触摸屏幕控制器806及显示器控 制器808耦合到DSP 804。此外，触摸屏幕显示器810耦合到触摸屏幕控制器806及显示器 控制器808。图8的总图还指示小键盘812可耦合到DSP 804。在特定实施例中，立体声音频CODEC拟6可耦合到DSP 804。第一立体声放大器 828可耦合到立体声音频CODEC 826且第一立体声扬声器830可耦合到第一立体声放大器 828。此外，麦克风放大器832可耦合到立体声音频CODEC 826且麦克风834可耦合到麦克 风放大器832。图8的总图进一步展示可耦合到立体声音频CODEC拟6的第二立体声放大 器836及可耦合到第二立体声放大器836的第二立体声扬声器838。在特定实施例中，立体 声耳机840也可耦合到立体声音频CODEC 826。图8的总图还说明可耦合到DSP 804的802. 11控制器842及可耦合到802. 11控 制器842的802. 11天线844。此外，蓝牙控制器846可耦合到DSP 804且蓝牙天线848可 耦合到蓝牙控制器846。USB控制器850可耦合到DSP 804且USB端口 852可耦合到USB 控制器850。此外，智能卡854(例如，多媒体卡(MMC)或安全数字卡(SD))可耦合到DSP 804。此外，电源856可耦合到芯片上系统802并可将电力提供到PDA 800的各种组件。如图8的总图中所指示，显示器810、小键盘812、IrDA端口 822、数字相机824、 第一立体声扬声器830、麦克风834、第二立体声扬声器838、立体声耳机840、802. 11天线 844、蓝牙天线848、USB端口 852及电源850可处于芯片上系统802的外部且耦合到芯片上系统802上的一个或一个以上组件。在特定实施例中，DSP 804包括可通过来自线程的事 务请求引导对接口的接入的存储器管理单元(MMU)862。举例来说，MMU862可为如参看图2 或图4所描述且包括微翻译旁视缓冲器(μ TLB)，所述微翻译旁视缓冲器(μ TLB)可接收指 示待将事务请求弓I导到的接口的位以降低处理延迟。图9为说明音频文件播放器(例如，MP3播放器)900的示范性实施例的图。如所 展示，音频文件播放器900包括一包括数字信号处理器(DSP) 904的芯片上系统902。显示 器控制器906可耦合到DSP 904且显示器908耦合到显示器控制器906。在示范性实施例 中，显示器908为液晶显示器(IXD)。小键盘910可耦合到DSP 904。如图9的总图中所进一步描绘，快闪存储器912及只读存储器(R0M)914可耦合到 DSP 904。此外，在特定实施例中，音频CODEC 916可耦合到DSP 904。放大器918可耦合到 音频CODEC 916且单声道扬声器920可耦合到放大器918。图9的总图进一步指示，麦克风 输入922及立体声输入拟4也可耦合到音频CODEC 916。在特定实施例中，立体声耳机926 也可耦合到音频CODEC 916。USB端口拟8及智能卡930可耦合到DSP 904。此外，电源932可耦合到芯片上系 统902且可将电力提供到音频文件播放器900的各种组件。如图9的总图中所指示，显示器908、小键盘910、单声道扬声器920、麦克风输入 922、立体声输入924、立体声耳机926、USB端口拟8及电源932处于芯片上系统902的外 部且耦合到芯片上系统902上的一个或一个以上组件。在特定实施例中，DSP 904包括可 通过来自线程的事务请求引导对接口的接入的存储器管理单元(MMU)拟6。举例来说，MMU 962可为如参看图2或图4所描述且包括微翻译旁视缓冲器(μ TLB)，所述微翻译旁视缓冲 器(μ TLB)可接收指示待将事务请求引导到的接口的位以降低处理延迟。舰本文中所揭示的发明概念的实施例的上述描述已仅出于说明及描述的目的而经 呈现且既定不是详尽的或将本文中所揭示的发明概念限制于所揭示的精确形式。对于所属 领域的技术人员来说，在不脱离本文中所揭示的发明概念的精神及范围的情况下进行的众 多修改及改动是显而易见的。
权利要求
1.一种翻译旁视缓冲器(TLB)，其包含存储模块，其经配置以存储指示多个接口中的一者的位，所述位与物理地址范围相关 联；以及逻辑电路，其经配置以基于所述位将处于所述物理地址范围内的物理地址路由到所述 多个接口中的所述一者。
2.根据权利要求1所述的TLB，其中所述存储模块经配置以从地址解码器接收所述位。
3.根据权利要求2所述的TLB，其中所述存储模块经配置以接收使用芯片上系统(SOC) 存储器映射带而产生的所述位。
4.根据权利要求1所述的TLB，其中所述存储模块经配置以从具有比所述TLB大的大 小的第二 TLB接收所述位。
5.根据权利要求4所述的TLB，其中所述TLB为微翻译旁视缓冲器(μTLB)。
6.根据权利要求1所述的TLB，其中所述存储模块包含内容可存取存储器(CAM)，其经配置以存储与所述物理地址相关联的虚拟地址；以及 随机存取存储器(RAM)，其经配置以存储所述位及所述物理地址。
7.根据权利要求6所述的TLB，其中所述逻辑电路包含来自所述CAM的选择符，其经配置以指示所述物理地址；以及与所述RAM相关联的多路复用器，所述多路复用器经配置以基于所述选择符及所述位 来路由所述物理地址。
8.根据权利要求1所述的TLB，其中所述TLB安置于便携式通信装置中。
9.一种存储器管理单元(MMU)，其包含地址解码器，其经配置以提供识别用于来自处理器线程的事务请求的多个接口中的一 者的位，所述位与物理地址范围相关联； 第一翻译旁视缓冲器(TLB)，其包含存储模块，其经配置以将处于所述物理地址范围内的物理地址与所述位相关联；以及 逻辑电路，其经配置以基于所述位将所述物理地址路由到所述多个接口中的所述一者ο
10.根据权利要求9所述的MMU，其中所述地址解码器经配置以使用芯片上系统(SOC) 存储器映射带及所述物理地址来确定所述位。
11.根据权利要求10所述的MMU，其中所述SOC存储器映射带包含经编程逻辑。
12.根据权利要求9所述的MMU，其进一步包含第二TLB，所述第二 TLB经配置以从异常 引擎接收所述物理地址及与所述物理地址相关联的虚拟地址并将所述物理地址提供到所 述第一 TLB。
13.根据权利要求12所述的MMU，其中所述第二TLB经配置以从所述地址解码器接收 所述位并将所述物理地址及所述位存储于条目中。
14.根据权利要求9所述的MMU，其中所述存储模块包含内容可存取存储器(CAM)，其经配置以存储与所述物理地址相关联的虚拟地址；以及 随机存取存储器(RAM)，其经配置以存储所述位及所述物理地址。
15.根据权利要求14所述的MMU，其中所述逻辑电路包含 来自所述CAM的选择符，其经配置以指示所述物理地址；以及与所述RAM相关联的多路复用器，所述多路复用器经配置以基于所述选择符及所述位 来路由所述物理地址。
16.根据权利要求9所述的MMU，其中所述MMU安置于便携式通信装置中。
17.一种方法，其包含接收来自处理器线程的事务请求，所述事务请求包含虚拟地址； 识别对应于所述虚拟地址的物理地址；使用芯片上系统(SOC)存储器映射带解码所述物理地址，以提供识别多个接口中的一 者的位，所述位与物理地址范围相关联；将所述物理地址及所述位存储于微翻译旁视缓冲器(μ TLB)中； 识别所述μ TLB中的所述虚拟地址；以及基于所述位将所述物理地址路由到所述多个接口中的所述一者，所述物理地址处于所 述物理地址范围内。
18.根据权利要求17所述的方法，其进一步包含 将所述物理地址存储于翻译旁视缓冲器(TLB)中；以及 将所述物理地址从所述TLB提供到所述μ TLB。
19.根据权利要求18所述的方法，其进一步包含 将所述物理地址从所述TLB提供到所述地址解码器。
20.根据权利要求18所述的方法，其进一步包含 在所述TLB处接收所述位；将所述位与所述物理地址存储于所述TLB中；以及 将所述位与所述物理地址从所述TLB提供到所述μ TLB。
21.根据权利要求17所述的方法，其进一步包含 确定所述μ TLB最初不包括所述虚拟地址；确定所述TLB最初不包括所述虚拟地址；将所述虚拟地址及所述物理地址存储于所述TLB中的至少一个条目中；且 其中将所述物理地址及所述位存储于所述μ TLB中包含将所述虚拟地址、物理地址及 所述位存储于所述μ TLB中的至少一个条目中。
22.根据权利要求17所述的方法，其中基于所述位将所述物理地址路由到所述多个接 口中的所述一者包含使用所述位识别所述多个接口中的待将所述物理地址路由到的所述 “"者 ο
全文摘要
本发明描述一种用于服务于来自一个或一个以上处理器线程的事务请求的存储器管理单元(MMU)。所述MMU可包括翻译旁视缓冲器(TLB)。所述TLB可包括存储模块及逻辑电路。所述存储模块可存储指示多个接口中的一者的位。所述位可与物理地址范围相关联。所述逻辑电路可将处于所述物理地址范围内的物理地址路由到所述多个接口中的所述一者。
文档编号G06F12/10GK102067092SQ200980123384
公开日2011年5月18日 申请日期2009年6月18日 优先权日2008年6月26日
发明者克里斯托弗·爱德华·科布, 阿贾伊·阿南塔·英格尔 申请人:高通股份有限公司