专利名称：一种基于vpx总线实现的数字信号处理平台的制作方法
技术领域：
本发明公开了一种基于VPX总线实现的数字信号处理平台，尤其属于数字信号处理技术领域。
背景技术：
20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到疾速发展。该技术广泛应用于雷达、电子对抗、通信、软件无线电、图象处理、地震地质信号分析等多种应用领域。在实际应用中，能够运行复杂灵活的处理算法和具备大数据量的传输处理能力已成为数字信号处理系统稳定运行的前提，而系统的强固性、实时性、体积、功耗等因素也至关重要。现有的嵌入式系统平台多米用PCI (Peripheral Component Interconnection,周边兀件扩展接口)总线或 CPCI (Compact Peripheral Component Interconnect,紧凑型周边元件扩展接口)总线设计，由于PCI总线在多尘、潮湿、振动的环境条件下接插件处易氧化或堵塞而接触不良，使可靠性很难保证。CPCI虽然在可靠性上有所改善，但其传输速率受到限制。如今，基于VPX总线的强固型军事系统平台，有着很好的前景，VPX集稳定性和卓越的EMC (电磁兼容)于一体；同时还通过冷却整合方案支持更广泛的操作温度范围。其采用最新的接插件技术以及高速串行结构技术，兼容PCIe、RapidIO (PCIe、RapidIO均为高速串行总线协议的一种)等总线，能解决带宽不够、数据吞吐不够的问题，可进行大容量、 高速率的数字信号处理，提高了处理器和芯片的计算密度。VPX将这些功能集于6U (尺寸 233. 35mm*160mm)体积，特别适合在恶劣环境中实现可靠性能的新式的实时系统。在处理器的数据处理能力方面，单单以提高系统主频为手段，已越来越不能满足当今飞速发展的数字信号处理要求，目前，计算机和嵌入式处理器行业的一项标准做法是在满足功耗要求的前提下，增加处理器内核实现并行处理来获得系统性能的提升，这也使未来IC产业通用性变得极其重要。面对未来创新应用所带来的严峻挑战，系统需要更多灵活可编程的DSP核(数字信号处理器)，并增加优化的可编程的协处理器。多核平台最大的优势体现在功耗和芯片面积上，在同样高速率大数据量的处理能力下，所需的功耗和芯片面积会更小。多核平台的另一优势则体现在执行效率方面，多颗内核集成到单芯片上，片内时钟交换远比在一个单板上的多个DSP之间的级联快得多，可以1/2主频的速率进行数据交换，因此，带来了更快的数据信号处理。同时多核DSP的片内和片外的大存储容量也使得DSP处理性能得到迅速提闻。
发明内容
本发明提供了一种具有传输带宽高、体积小、功耗低和基于VPX总线的高速、高性能多核DSP阵列信号处理平台。该平台还具有并行处理能力强大，可同时实现定、浮点运算，体积小、功耗低，高速对外口灵活等优点。
为实现上述技术目的，本发明的技术方案是
一种基于VPX总线实现的数字信号处理平台，包括供电系统和板卡，供电系统设置在板卡上，还包括设置在板卡上的第一至第五运算处理单元，所述第一运算处理单元内设置有可编程逻辑器件FPGA和四倍资料率同步动态随机存取内存DDR2，第二至第五运算处理单元内均分别设置有通用处理器和八倍资料率同步动态随机存取内存DDR3 ;第一运算处理单元与第二至第五运算处理单元通过EMIF16总线联接并完成数据交互；第二至第五运算处理单元之间通过EMIF16总线联接并完成数据交互；第二与第五运算处理单元之间还通过HYPERLINK总线联接并实现数据交互；第三与第四运算处理单元之间还通过 HYPERLINK总线联接并实现数据交互。本发明还包括前面板、通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、 接插件、千兆网口和调试器接口，所述板卡为6U标准结构，供电系统通过接插件经电源转换芯片转换后，分别为通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接口提供电源，通用处理器分别与可编程逻辑器件FPGA、SWITCH开关、存储器、 千兆网口和调试器接口相连，可编程逻辑器件FPGA分别与通用处理器、SWITCH开关、存储器、接插件和调试器接口相连，SWITCH开关与通用处理器和可编程逻辑器件FPGA相连，存储器分别与通用处理器、可编程逻辑器件FPGA相连，千兆网口与通用处理器相连，调试器接口与通用处理器和可编程逻辑器件FPGA相连，所述前面板开有7个开孔，分别为I组LED 指示灯，4个网口、I个复位按钮、I个用于调试的调试口，LED指示灯连接到FPGA上，4个网口分别连接到4个通用处理器，复位按钮经复位芯片连接到FPGA，调试口通过JTAG接口与通用处理器和可编程逻辑器件FPGA相连。本发明所述通用处理器为8核DSP TMS320C6678，所述接插件为5个。本发明还包括设置在板卡上的导热冷板，所述导热冷板与板卡之间还设置有硅脂填充层。本发明还包括板卡上的固定孔，定位销、起拔器、锁紧装置，所述定位销、起拔器、 锁紧装置经固定孔固定在印制板上。本发明所述的板卡为高速板卡，所述接插件为高速高密接插件。本发明的硬件结构如下包括前面板、通用处理器、可编程逻辑器件FPGA、SWITCH 开关、存储器、接插件、千兆网口和调试器接口，高速板卡为6U标准结构，还包括前面板、通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、高速高密接插件、千兆网口和调试器接口，供电系统用于将高速高密接插件的电源通过转换芯片后，提供给通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接口，通用处理器通过EMIF接口、RapidIO 接口 \PCIe 接口、DDR3 \I2C\SPI 接口、SGMII 接口、JTAG 接口分别与可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接口相连，可编程逻辑器件FPGA通过EMIF接口、PCIe接口、DDR2接口、RocketIO接口、JTAG接口分别与通用处理器、SWITCH 开关、存储器、高速高密接插件和调试器接口相连，SWITCH开关通过RocketIO接口和PCIe 接口与通用处理器和可编程逻辑器件FPGA相连，存储器通过DDR3 \I2C\SPI接口、DDR2接口分别与通用处理器、可编程逻辑器件FPGA相连，高速高密接插件包含供电接口、PCIe接口、RapidIO接口、RocketIO接口，千兆网口通过SGMII接口与通用处理器相连，调试器接口通过JTAG接口与通用处理器和可编程逻辑器件FPGA相连，所述前面板开有7个开孔，分别为I组LED指示灯，4个网口、I个复位按钮、I个用于调试的调试口，LED指示灯连接到 FPGA上，4个网口分别连接到4个通用处理器，复位按钮经复位芯片连接到FPGA，调试口通过JTAG接口与通用处理器和可编程逻辑器件FPGA相连。本发明的有益效果体现在
I)、本发明所涉及的是一种基于VPX总线的高速、高性能多核DSP阵列信号处理平台， 该平台采用I片低功耗、高性能XILINX VIRTEX-6系列FPGA XC6VLX130T和4片可实现定、 浮点运算、高性能TI C66XX系列多核DSP TMS320C6678，共32个DSP硬核，以及IDT的高速串行SWITCH开关80H和89H系列。使其具有强大的运算处理能力，能满足数字信号处理系统对各种算法复杂度、实时性的要求，提高了数字信号处理系统的处理速度。2)、数据传输接口采用RocketI0\RapidI0\PCIe等高速串行通信技术，FPGA和DSP 的高速串行通信协议，大幅度提高了数据交换带宽。3)、通过FPGA的内部交换网络和PCIe\RapidI0的SWITCH开关，实现灵活的拓扑结构，可用于构建不同的信号处理系统，能满足不同应用对信号处理能力的要求，便于系统升级维护、缩短研制周期、降低研制成本。4)、该模块对外接口为标准的VITA46 (—种VPX总线的规范标准)接口，具有较强的通用性。5)、提供完备的平台底层驱动函数接口，方便应用层的设计开发。首先，供电部分使用MAXM公司的MAX8686和TI公司的TPS51100、TPS74401供电。电源模块均满足90%-110%范围内工作的电源适应性要求。其次，通用处理器选用TI最新推出的8核DSP TMS320C6678，C6678是基于其最新DSP系列器件TMS320C66X之上，采用8个1.25GHz DSP内核构建而成，并在单个器件上完美集成了 320 GMAC(每秒执行320 G次定点运算)与160 GFLOP (每秒执行160 G次浮点运算)定点及浮点性能，核间通信可以1/2主频的速率进行数据交换，从而使用户不仅能整合多个DSP以缩小板级空间并降低成本，同时还能减少整体的功耗要求。高速板卡上4颗TMS320C6678，共32核其高速的核间通信和器件间通信，可轻易实现并行运算处理。板载32核处理器，克服了现有的数字信号处理平台传输带宽低、体积大、功耗大的问题。 第三，可编程逻辑器件使用XILINX公司的Virtex-6系列芯片XC6VLX130T。 Virtex-6 FPGA (现场可编程门阵列)系列比前一代产品功耗降低多达50%，成本降低多达 20%。第四，SWITCH器件使用IDT公司的80H和89H系列，用于RapidIO的网络交互和 PCIe的网络交互。第五，存储器有DDR3 SDRAM(八倍资料率同步动态随机存取内存)、DDR2 SDRAM(四倍资料率同步动态随机存取内存)、FLASH (非易失存储器)和EEPROM (电可擦可编程只读存储器)器件。DDR3芯片选用三星的H5TQ2G系列，4片拼接，存储容量为1GB。DDR2片选用镁光的MT47H系列，存储容量为1Gb。FLASH芯片选用镁光的N25Q系列的NOR FLASH,存储容量为128Mb ο第六，高密接插件共有5个在高速印制板上的位号是XP0-XP2、XP5-XP6, XPO提供模块的+5V和+12V电源，XPl提供4路模块间相互通信的高速PCIe端口，XP2提供FPGA的4路高速RocketIO端口，XP5提供16路模块间相互通信的高速RapidIO端口，XP6提供FPGA的4路高速PCIe端口。第七，前面板有7个开孔，分别为I组LED指示灯，4个网口、I个复位按钮、I个调试口用于调试和其它系统联调。其中LED指示灯连接到FPGA上用于状态指示便于调试和系统状态指示；网口用于与计算机或其它有网口的板卡进行数据通讯；复位按钮为板卡手动复位；调试口包含DSP的JTAG (边界扫描口)、FPGA的JTAG和DSP的UART (串口)。第八，导热冷板盖在高速板卡上，用硅脂填充与芯片间的缝隙，使得芯片充分与冷板接触，便于散热。第九，起拔器、定位销、锁紧装置通过固定孔固定在高速印制板上，方便模块的插拔、防插反、和增强模块牢固性。第十，将高速板卡划分为5个运算处理单元。其工作方式如下
第一运算处理单元包括一片XILINX的VIRTEX-6系列的XC6VLX130T FPGAU28MB的 DDR2、128Mb的PROM (可编程只读存储器)；
第二至第五运算处理单元每个包括一片TI的8核C66XX系列的TMS320C6678通用处理器、2GB的DDR3 SDRAM、一路千兆网口、128Mb的NOR FLASH( 一种非易失存储器)、128KB 的 EEPROM。第一运算处理单元的128Mb的PROM可以实现至少4个版本的FPGA程序加载。每个版本的加载控制是通过向FPGA内部寄存器写值来完成的。第一运算处理单元可以通过 DSP的EMIF16(16位部存储器接口)接口，实现与其它四个运算处理单元的数据交互，同时运算的中间处理结果可以在DDR2中进行数据缓存。第二至第五运算处理单元每个单元的TMS320C6678通用处理器芯片通过EMIF16 200Mhz总线，用于数据传输和寻址；存储器DDR3 SDRAM挂接在通用处理器的DDR总线上，用于数据缓存及片外程序的运行；通用处理器的加载方式有两种，一种为I2C接口通过 EEPROM加载程序，另一种为SPI 口通过NOR FLASH加载程序。 模块内部运算处理单元之间的数据交互方式，第一运算处理单元与其它运算处理单元的数据交互通过EMIF16 200Mhz总线完成。模块内部运算处理单元之间的数据交互方式，第二至第五运算处理单元之间的数据交互也通过EMIF16 200Mhz总线完成，同时第二与第五运算处理单元之间还通过 HYPERLINK (一种总线协议)进行数据交互，第三与第四运算处理单元之间还通过HYPERLINK 进行数据交互，HYPERLINK总线速率为50Gb。模块之间的数据交互形式为高速串行通道RoCketI0\RapidI0\PCIe、千兆以太网、RS232 (—种串口协议)、GPI0(通用输入/输出管脚)、I2C (—种串行总线协议)、SMBUS (系统管理总线)。高速串行通道RocketI0\RapidI0\PCIe，XPl提供4路模块间相互通信的高速 PCIe端口，由PCIe SWITCH芯片提供，该SWITCH芯片可以通过配置不同模式选择外部端口与FPGA互连还是与DSP互连。XP2提供4路模块间相互通信的高速RocketIO端口，由 FPGA提供。XP5提供16路模块间相互通信的高速RapidIO端口，，由RapidIO SWITCH芯片提供，该SWITCH芯片可以通过配置不同模式选择外部端口与哪个DSP互连，由DSP提供。 XP6提供4路模块间相互通信的高速PCIe端口，由FPGA提供。
本发明可实现的典型数据流有3条，第I条数据流为待处理数据通过VPX接插件的高速总线接口送到第一至第五运算处理单元，进行数据处理，处理后的数据通过千兆网传给主机I,由主机实现显示等功能。第2条数据流为待处理数据通过VPX接插件的高速总线接口送到第一至第五运算处理单元，进行数据处理，处理后的数据通过高速总线接口传给主机2，由主机实现显示等功能。第3条数据流为外部主机通过千兆网，将待处理数据送到第一至第五运算处理单元，进行数据处理，处理后的数据通过高速总线接口传给主机2。第I条典型数据流，采集的待处理数据在帧头加入地址信息，指示DSP的标号，通过RockeIO接口送入信号处理平台的FPGA，解析出地址信息，并通过EMIF接口将数据分别送入相应的C6678，C6678将数据缓存到DDR3 SDRAM，在操作系统支持下利用8个核分别完成FFT运算。4个运算单元并行处理后的计算结果通过以太网接口传输到主机进行上位机显示。系统连续工作，上位机显示界面动态刷新显示。该数据流的特点是利用以太网的特点，可实现远程显示。第2条典型数据流，采集的待处理数据在帧头加入地址信息，指示DSP的标号，通过RockeIO接口送入信号处理平台的FPGA，解析出地址信息，并通过EMIF接口将数据分别送入相应的C6678，C6678将数据缓存到DDR3 SDRAM，在操作系统支持下利用8个核分别完成FFT运算。4个运算单元并行处理后的计算结果通过PCIe接口传输到主机进行上位机显示。系统连续工作，上位机显示界面动态刷新显示。第3条典型数据流，可通过远程互联网，将待处理数据在帧头加入地址信息，指示 DSP的标号，通过RockeIO接口送入信号处理平台的FPGA，解析出地址信息，并通过EMIF接口将数据分别送入相应的C6678，C6678将数据缓存到DDR3 SDRAM，在操作系统支持下利用 8个核分别完成FFT运算。4个运算单元并行处理后的计算结果通过PCIe接口传输到主机进行上位机显示。系统连续工作，上位机显示界面动态刷新显示。该数据流的特点是利用以太网的特点，可实现远程数据的处理。本发明中的简称
EMIF, 一种总线接口标准，外部存储器接口。RapidIO，一种高速串行总线协议标准。16路RapidIO接口。数据总带宽可达 320Gbps ;4 路 RocketIO 接口。数据带宽可达 26 Gbps ；
PCI,Peripheral Component Interconnection 的缩写，即周边兀件扩展接口。8路PCIe 接口。PCIe支持PCIe GEN2，数据带宽可达40 Gbps ；
千兆以太网，该接口通过TMS320C6678的SGMII接口与超高速以太网络收发器(GPHY) 互连实现千兆以太网接口。RS232，指串口的一种协议标准。RS232，该接口通过TMS320C6678的UART接口实现，信号定义在调试口上，通过调试口与PC机相连，实现数据交互。GPI0，通用输入/输出管脚。GPI0，该接口由CPLD (复杂可编程逻辑器件)实现， 通过高密接插件实现模块间的数据交互。I2C，一种串行总线协议。SMBUS，一种系统管理总线。I2C、SMBUS,接口由FPGA实现，通过高密接插件实现模块间的数据交互。VPX总线，是一种总线标准。VITA46，一种VPX总线的规范标准。
CPCI,Compact Peripheral Component Interconnect 的缩写，即紧凑型周边兀件扩展接口。
EMC，电磁兼容。
PCIe，一种高速串行总线协议标准。
RocketIO, 一种高速总线协议标准。
HYPERLINK, 一种高速总线协议标准。
6U, 一种标准的板卡尺寸，233. 35mm*160mm。
Switch器件,指开关器件。
DDR3 SDRAM, 一种存储器类型，八倍资料率同步动态随机存取内存。
DDR2 SDRAM，一种存储器类型，四倍资料率同步动态随机存取内存。
FLASH，指非易失存储器。
NOR FLASH，非易失存储器的一种。
EEPR0M,电可擦可编程只读存储器。
JTAG，指边界扫描口。
UART，指串口。
CPLD，复杂可编程逻辑器件。
FPGA，可编程逻辑器件。
图I是本发明的方框示意图2是本发明的数据流向图。
具体实施方式
实施例I
一种基于VPX总线实现的数字信号处理平台，包括供电系统和板卡，供电系统设置在板卡上，还包括设置在板卡上的第一至第五运算处理单元，所述第一运算处理单元内设置有可编程逻辑器件FPGA和四倍资料率同步动态随机存取内存DDR2，第二至第五运算处理单元内均分别设置有通用处理器和八倍资料率同步动态随机存取内存DDR3 ;第一运算处理单元与第二至第五运算处理单元通过EMIF16总线联接并完成数据交互；第二至第五运算处理单元之间通过EMIF16总线联接并完成数据交互；第二与第五运算处理单元之间还通过HYPERLINK总线联接并实现数据交互；第三与第四运算处理单元之间还通过 HYPERLINK总线联接并实现数据交互。还包括前面板、通用处理器、可编程逻辑器件FPGA、 SWITCH开关、存储器、接插件、千兆网口和调试器接口，所述板卡为6U标准结构，供电系统通过接插件经电源转换芯片转换后，分别为通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接口提供电源，通用处理器分别与可编程逻辑器件FPGA、 SWITCH开关、存储器、千兆网口和调试器接口相连，可编程逻辑器件FPGA分别与通用处理器、SWITCH开关、存储器、接插件和调试器接口相连，SWITCH开关与通用处理器和可编程逻辑器件FPGA相连，存储器分别与通用处理器、可编程逻辑器件FPGA相连，千兆网口与通用处理器相连，调试器接口与通用处理器和可编程逻辑器件FPGA相连，通用处理器通过EMIF接口、RapidIO 接口 \PCIe 接口、DDR3 \I2C\SPI 接口、SGMII 接口、JTAG 接口分别与可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接口相连，可编程逻辑器件FPGA通过EMIF接口、PCIe接口、DDR2接口、RocketIO接口、JTAG接口分别与通用处理器、SWITCH 开关、存储器、高速高密接插件和调试器接口相连，SWITCH开关通过RocketIO接口和PCIe 接口与通用处理器和可编程逻辑器件FPGA相连，存储器通过DDR3 \I2C\SPI接口、DDR2接口分别与通用处理器、可编程逻辑器件FPGA相连，高速高密接插件包含供电接口、PCIe接口、RapidIO接口、RocketIO接口，千兆网口通过SGMII接口与通用处理器相连，调试器接口通过JTAG接口与通用处理器和可编程逻辑器件FPGA相连，所述前面板开有7个开孔， 分别为I组LED指示灯，4个网口、I个复位按钮、I个用于调试的调试口，LED指示灯连接到FPGA上，4个网口分别连接到4个通用处理器，复位按钮经复位芯片连接到FPGA，调试口通过JTAG接口与通用处理器和可编程逻辑器件FPGA相连。所述通用处理器为8核DSP TMS320C6678，所述接插件为5个。还包括设置在板卡上的导热冷板，所述导热冷板与板卡之间还设置有硅脂填充层。还包括板卡上的固定孔，定位销、起拔器、锁紧装置，所述定位销、起拔器、锁紧装置经固定孔固定在印制板上。本发明所述的板卡为高速板卡,所述接插件为高速高密接插件，印制板为高速印制板。实施例2
基于VPX总线的信号处理平台，包括高速板卡、面板、导热冷板、定位销、起拔器、锁紧装置部件。高速板卡为6U标准结构，板上包含供电部分，通用处理器部分、可编程逻辑器件、SWITCH器件、存储器、高速高密接插件、千兆网口、调试器接口。供电部分使用MAXIM公司的MAX8686和TI公司的TPS51100、TPS74401供电。电源模块均满足90%-110%范围内工作的电源适应性要求。通用处理器选用TI最新推出的8核DSP TMS320C6678, C6678是基于其最新DSP系列器件TMS320C66X之上，采用8个1.25GHz DSP内核构建而成，并在单个器件上完美集成了 320 GMAC与160 GFLOP定点及浮点性能，从而使用户不仅能整合多个DSP以缩小板级空间并降低成本，同时还能减少整体的功耗要求。高速板卡上4颗 TMS320C6678，共32核其高速的核间通信和器件间通信，可实现并行运算处理。可编程逻辑器件使用XILINX公司的VIRTEX-6系列芯片XC6VLX130T。Virtex-6 FPGA系列比前一代产品功耗降低多达50%，成本降低多达20%。SWITCH器件使用IDT公司的80H和89H系列， 用于RapidIO的网络交互和PCIe的网络交互。存储器有DDR3 SDRAM、DDR2 SDRAM、FLASH 和EEPROM器件。DDR3芯片选用三星的H5TQ2G系列，4片拼接，存储容量为1GB。DDR2片选用镁光的MT47H系列，存储容量为1Gb。FLASH芯片选用镁光的N25Q系列的NOR FLASH,存储容量为128Mb。高密接插件共有5个在高速印制板上的位号是XP0-XP2、XP5-XP6, XPO 提供模块的+5V和+12V电源，XPl提供4路模块间相互通信的高速PCIe端口，XP2提供 FPGA的4路高速RocketIO端口，XP5提供16路模块间相互通信的高速RapidIO端口， XP6提供FPGA的4路高速PCIe端口。前面板有6个开孔，分别为I组LED指示灯，4个网口、I个复位按钮、I个调试口用于调试和其它系统联调。其中LED指示灯连接到FPGA上用于状态指示便于调试和系统状态指示；网口用于与计算机或其它有网口的板卡进行数据通讯；复位按钮为板卡手动复位；调试口包含DSP的JTAG、FPGA的JTAG和DSP的UART。 散热冷板盖在高速板卡上，用硅脂填充与芯片间的缝隙，使得芯片充分与冷板接触，便于散热。起拔器、定位销、锁紧装置通过固定孔固定在高速印制板上，方便模块的插拔、防插反、和增强模块牢固性。高速板卡可分为5个运算处理单元。第一运算处理单元包括一片 XILINX 的 VIRTEX-6 系列的 XC6VLX130T FPGAU28MB 的 DDR2，型号为镁光的 MT47H128M、 128Mb的PR0M，型号为XCF128XFT ;第二 第五运算处理单元每个包括一片TI的8核C66XX 系列的TMS320C6678通用处理器、2GB的DDR3 SDRAM,型号为H5TQ2G63、一路千兆网口，型号为 MARVELL 的 88E1111、128Mb 的 NOR FLASH 型号为 N25Q128A、128KB 的 EEPR0M,型号为 24AA1025T。第一运算处理单元的128Mb的PROM可以实现至少4个版本的FPGA程序加载。 每个版本的加载控制是通过向FPGA内部寄存器写值来完成的。第一运算处理单元可以通过DSP的EMIF16接口，实现与其它四个运算处理单元的数据交互，同时运算的中间处理结果可以在DDR2中进行数据缓存。第二 第五运算处理单元每个单元的TMS320C6678通用处理器芯片通过EMIF16 200Mhz总线，用于数据传输和寻址；存储器DDR3 SDRAM挂接在通用处理器的DDR总线上，用于数据缓存及片外程序的运行；通用处理器的加载方式有两种，一种为I2C接口通过EEPROM加载程序，另一种为SPI 口通过NOR FLASH加载程序。模块内部运算处理单元之间的数据交互方式，第一运算处理单元与其它运算处理单元的数据交互通过EMIF16 200Mhz总线完成。模块内部运算处理单元之间的数据交互方式，第二 第五运算处理单元之间的数据交互也通过EMIF16 200Mhz总线完成，同时第二与第五运算处理单元之间还通过HYPERLINK进行数据交互，第三与第四运算处理单元之间还通过 HYPERLINK进行数据交互，HYPERLINK总线速率为50Gb。模块之间的数据交互形式有6种 高速串行通道RocketI0\RapidI0\PCIe、千兆以太网、RS232、GPIO、I2C、SMBUS0高速串行通道RocketI0\RapidI0\PCIe，XPl提供4路模块间相互通信的高速PCIe端口，由PCIe SWITCH芯片提供，该SWITCH芯片可以通过配置不同模式选择外部端口与FPGA互连还是与 DSP互连。XP2提供4路模块间相互通信的高速RocketIO端口，由FPGA提供。XP5提供16 路模块间相互通信的高速RapidIO端口，，由RapidIO SWITCH芯片提供，该SWITCH芯片可以通过配置不同模式选择外部端口与哪个DSP互连，由DSP提供。XP6提供4路模块间相互通信的高速PCIe端口，由FPGA提供。16路RapidIO接口。数据总带宽可达320Gbps ; 8路PCIe接口。PCIe支持PCIe GEN2，数据带宽可达40 Gbps ;4路RocketIO接口。数据带宽可达26 Gbps ;千兆以太网，该接口通过TMS320C6678的SGMII接口与超高速以太网络收发器互连实现千兆以太网接口。RS232，该接口通过TMS320C6678的UART接口实现，信号定义在调试口上，通过调试口与PC机相连，实现数据交互。GPI0，该接口由CPLD实现，通过高密接插件实现模块间的数据交互。I2C、SMBUS，接口由FPGA实现，通过高密接插件实现模块间的数据交互。
权利要求
1.一种基于VPX总线实现的数字信号处理平台，包括供电系统和板卡，其特征在于，供电系统设置在板卡上，还包括设置在板卡上的第一至第五运算处理单元，所述第一运算处理单元内设置有可编程逻辑器件FPGA和四倍资料率同步动态随机存取内存DDR2，第二至第五运算处理单元内均分别设置有通用处理器和八倍资料率同步动态随机存取内存DDR3 ； 第一运算处理单元与第二至第五运算处理单元通过EMIF16总线联接并完成数据交互;第二至第五运算处理单元之间通过EMIF16总线联接并完成数据交互；第二与第五运算处理单元之间还通过HYPERLINK总线联接并实现数据交互；第三与第四运算处理单元之间还通过HYPERLINK总线联接并实现数据交互。
2.根据权利要求I所述的一种基于VPX总线实现的数字信号处理平台，其特征在于，还包括前面板、4个通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、接插件、千兆网口和调试器接口，所述板卡为6U标准结构，供电系统通过接插件经电源转换芯片转换后， 分别为通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接口提供电源，通用处理器分别与可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接口相连，可编程逻辑器件FPGA分别与通用处理器、SWITCH开关、存储器、接插件和调试器接口相连，SWITCH开关与通用处理器和可编程逻辑器件FPGA相连，存储器分别与通用处理器、可编程逻辑器件FPGA相连，千兆网口与通用处理器相连，调试器接口与通用处理器和可编程逻辑器件FPGA相连，所述前面板开有7个开孔，分别为I组LED指示灯，4个网口、I 个复位按钮、I个用于调试的调试口，LED指示灯连接到FPGA上，4个网口分别连接到4个通用处理器，复位按钮经复位芯片连接到FPGA，调试口通过JTAG接口与通用处理器和可编程逻辑器件FPGA相连。
3.根据权利要求2所述的一种基于VPX总线实现的数字信号处理平台，其特征在于，所述通用处理器为8核DSP TMS320C6678，所述接插件为5个。
4.根据权利要求2或3所述的一种基于VPX总线实现的数字信号处理平台，其特征在于，还包括设置在板卡上的导热冷板，所述导热冷板与板卡之间还设置有硅脂填充层。
5.根据权利要求4所述的一种基于VPX总线实现的数字信号处理平台，其特征在于，还包括板卡上的固定孔，定位销、起拔器、锁紧装置，所述定位销、起拔器、锁紧装置经固定孔固定在印制板上。
全文摘要
本发明公开了一种基于VPX总线实现的数字信号处理平台，属于数字信号处理技术领域。本发明通过5个运算处理单元之间的总线方式实现数据交互。实现了具有并行处理能力强大，可同时实现定、浮点运算，体积小、功耗低，高速对外口灵活等优点的数字信号处理平台。
文档编号G06F13/40GK102609389SQ20111043482
公开日2012年7月25日 申请日期2011年12月22日 优先权日2011年12月22日
发明者孙海飙, 戴荣, 林峰, 阴陶, 陈延强 申请人:成都傅立叶电子科技有限公司