专利名称：基于vpx总线的信号处理平台的制作方法
技术领域：
本实用新型公开了ー种基于VPX总线的信号处理平台，属于数字信号处理技术领域。
背景技术：
20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到疾速发展。该技术广泛应用于雷达、电子对抗、通信、软件无线电、图像处理、地震地质信号分析等多种应用领域。在实际应用中，能够运行复杂灵活的处理算法和具备大数据量的传输处理能力已成为数字信号处理系统稳定运行的前提，而系统的強固性、实时 性、体积、功耗等因素也至关重要。现有的嵌入式系统平台多米用PCI (Peripheral Component Interconnection,周边兀件扩展接ロ)总线或 CPCI (Compact Peripheral Component Interconnect,紧凑型周边元件扩展接ロ)总线设计，由于PCI总线在多尘、潮湿、振动的环境条件下接插件处易氧化或堵塞而接触不良，使可靠性很难保证。CPCI虽然在可靠性上有所改善，但其传输速率受到限制。如今，基于VPX总线的強固型军事系统平台，有着很好的前景，VPX集稳定性和卓越的EMC (电磁兼容)于一体；同时还通过冷却整合方案支持更广泛的操作温度范围。其采用最新的接插件技术以及高速串行结构技术，兼容PCIe、RapidIO (PCIe、RapidIO均为高速串行总线协议的ー种)等总线，能解决带宽不够、数据吞吐不够的问题，可进行大容量、高速率的数字信号处理，提高了处理器和芯片的计算密度。VPX将这些功能集于6U (尺寸233. 35mm*160mm)体积，特别适合在恶劣环境中实现可靠性能的新式的实时系统。在处理器的数据处理能力方面，单单以提高系统主频为手段，已越来越不能满足当今飞速发展的数字信号处理要求，目前，计算机和嵌入式处理器行业的ー项标准做法是在满足功耗要求的前提下，増加处理器内核实现并行处理来获得系统性能的提升，这也使未来IC产业通用性变得极其重要。面对未来创新应用所帯来的严峻挑战，系统需要更多灵活可编程的DSP核(数字信号处理器)，并增加优化的可编程的协处理器。多核平台最大的优势体现在功耗和芯片面积上，在同样高速率大数据量的处理能力下，所需的功耗和芯片面积会更小。多核平台的另ー优势则体现在执行效率方面，多颗内核集成到单芯片上，片内时钟交换远比在ー个单板上的多个DSP之间的级联快得多，可以1/2主频的速率进行数据交换，因此，带来了更快的数据信号处理。同时多核DSP的片内和片外的大存储容量也使得DSP处理性能得到迅速提闻。
实用新型内容本实用新型提供了ー种具有传输带宽高、体积小、功耗低和基于VPX总线的高速、高性能多核DSP阵列信号处理平台。该平台还具有并行处理能力強大，可同时实现定、浮点运算，体积小、功耗低，高速对外ロ灵活等优点。[0007]为实现上述技术目的，本实用新型的技术方案是基于VPX总线的信号处理平台，包括供电系统、板卡和前面板，还包括4个通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、接插件、千兆网口和调试器接ロ，所述板卡为6U标准结构，供电系统通过接插件经电源转换芯片转换后，分别为通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接ロ提供电源，通用处理器分别与可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接ロ相连，可编程逻辑器件FPGA分别与通用处理器、SWITCH开关、存储器、接插件和调试器接ロ相连，SWITCH开关与通用处理器和可编程逻辑器件FPGA相连，存储器分别与通用处理器、可编程逻辑器件FPGA 相连，千兆网ロ与通用处理器相连，调试器接ロ与通用处理器和可编程逻辑器件FPGA相连，所述前面板开有7个开孔，分别为I组LED指示灯，4个网ロ、I个复位按钮、I个用于调试的调试ロ，LED指示灯连接到FPGA上，4个网ロ分别连接到4个通用处理器，复位按钮经复位芯片连接到FPGA，调试ロ通过JTAG接ロ与通用处理器和可编程逻辑器件FPGA相连。本实用新型所述通用处理器为8核DSP TMS320C6678，所述接插件为5个。本实用新型还包括设置在板卡上的导热冷板，所述导热冷板与板卡之间还设置有硅脂填充层。本实用新型还包括板卡上的固定孔，定位销、起拔器、锁紧装置，所述定位销、起拔器、锁紧装置经固定孔固定在印制板上。本实用新型所述的板卡为高速板卡，所述接插件为高速高密接插件。本实用新型各芯片、接ロ具体的联接是供电系统设置在高速板卡上，通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、高速高密接插件、千兆网口和调试器接ロ，供电系统用于将高速高密接插件的电源通过转换芯片后，提供给通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网ロ和调试器接ロ，通用处理器通过EMIF接ロ、RapidIO 接ロ \PCIe 接ロ、DDR3 \I2C\SPI 接ロ、SGMII 接ロ、JTAG 接ロ分别与可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接ロ相连，可编程逻辑器件FPGA通过EMIF接ロ、PCIe接ロ、DDR2接ロ、RocketIO接ロ、JTAG接ロ分别与通用处理器、SWITCH开关、存储器、高速高密接插件和调试器接ロ相连，SWITCH开关通过RocketIO接口和PCIe接ロ与通用处理器和可编程逻辑器件FPGA相连，存储器通过DDR3 \I2C\SPI接ロ、DDR2接ロ分别与通用处理器、可编程逻辑器件FPGA相连，高速高密接插件包含供电接ロ、PCIe接ロ、RapidIO接ロ、RocketIO接ロ，千兆网ロ通过SGMII接ロ与通用处理器相连，调试器接ロ通过JTAG接ロ与通用处理器和可编程逻辑器件FPGA相连，所述前面板开有7个开孔，分别为I组LED指示灯，4个网ロ、I个复位按钮、I个用于调试的调试ロ，LED指示灯连接到FPGA上，4个网ロ分别连接到4个通用处理器，复位按钮经复位芯片连接到FPGA，调试ロ通过JTAG接ロ与通用处理器和可编程逻辑器件FPGA相连。本实用新型的有益效果体现在I)、本实用新型所涉及的是ー种基于VPX总线的高速、高性能多核DSP阵列信号处理平台，该平台采用I片低功耗、高性能XILINX VIRTEX-6系列FPGA XC6VLX130T和4片可实现定、浮点运算、高性能TI C66XX系列多核DSP TMS320C6678，共32个DSP硬核，以及IDT的高速串行SWITCH开关80H和89H系列。使其具有強大的运算处理能力，能满足数字信号处理系统对各种算法复杂度、实时性的要求，提高了数字信号处理系统的处理速度。[0016]2)、数据传输接ロ采用RocketI0\RapidI0\PCIe等高速串行通信技术，FPGA和DSP的高速串行通信协议，大幅度提高了数据交换带宽。3)、通过FPGA的内部交换网络和PCIe\RapidI0的SWITCH开关，实现灵活的拓扑结构，可用于构建不同的信号处理系统，能满足不同应用对信号处理能力的要求，便于系统升级维护、缩短研制周期、降低研制成本。4)、该模块对外接ロ为标准的VITA46 (—种VPX总线的规范标准)接ロ，具有较强的通用性。5)、提供完备的平台底层驱动函数接ロ，方便应用层的设计开发。首先，供电部分使用MAX頂公司的MAX8686和TI公司的TPS51100、TPS74401供电。电源模块均满足90%-110%范围内工作的电源适应性要求。其次，通用处理器选用TI最新推出的8核DSP TMS320C6678，C6678是基于其最新DSP系列器件TMS320C66X之上，采用8个1.25GHz DSP内核构建而成，并在单个器件上完美集成了 320 GMAC (每秒执行320 G次定点运算)与160 GFLOP (每秒执行160G次浮点运算)定点及浮点性能，核间通信可以1/2主频的速率进行数据交換，从而使用户不仅能整合多个DSP以缩小板级空间并降低成本，同时还能减少整体的功耗要求。高速板卡上4颗TMS320C6678，共32核其高速的核间通信和器件间通信，可轻易实现并行运算处理。板载32核处理器，克服了现有的数字信号处理平台传输带宽低、体积大、功耗大的问题。第三，可编程逻辑器件使用XILINX公司的Virtex-6系列芯片XC6VLX130T。Virtex-6 FPGA (现场可编程门阵列)系列比前一代产品功耗降低多达50%，成本降低多达20%。第四，SWITCH器件使用IDT公司的80H和89H系列，用于RapidIO的网络交互和PCIe的网络交互。第五，存储器有DDR3 SDRAM (八倍资料率同步动态随机存取内存)、DDR2 SDRAM(四倍资料率同步动态随机存取内存)、FLASH (非易失存储器)和EEPROM (电可擦可编程只读存储器)器件。DDR3芯片选用三星的H5TQ2G系列，4片拼接，存储容量为1GB。DDR2片选用镁光的MT47H系列，存储容量为1Gb。FLASH芯片选用镁光的N25Q系列的NOR FLASH,存储容量为128Mb。第六，高密接插件共有5个在高速印制板上的位号是XP0-XP2、XP5-XP6, XPO提供模块的+5V和+12V电源，XPl提供4路模块间相互通信的高速PCIe端ロ，XP2提供FPGA的4路高速RocketIO端ロ，XP5提供16路模块间相互通信的高速RapidIO端ロ，XP6提供FPGA的4路高速PCIe端ロ。第七，前面板有7个开孔，分别为I组LED指示灯，4个网ロ、I个复位按钮、I个调试ロ用于调试和其它系统联调。其中LED指示灯连接到FPGA上用于状态指示便于调试和系统状态指示；网ロ用干与计算机或其它有网ロ的板卡进行数据通讯；复位按钮为板卡手动复位；调试ロ包含DSP的JTAG (边界扫描ロ)、FPGA的JTAG和DSP的UART (串ロ)。第八，导热冷板盖在高速板卡上，用硅脂填充与芯片间的缝隙，使得芯片充分与冷板接触，便于散热。第九，起拔器、定位销、锁紧装置通过固定孔固定在高速印制板上，方便模块的插拔、防插反、和增强模块牢固性。第十，将高速板卡划分为5个运算处理单元。其工作方式如下第二至第五运算处理单元每个包括一片TI的8核C66XX系列的TMS320C6678通用处理器、2GB的DDR3 SDRAM、一路千兆网ロ、128Mb的NOR FLASH( 一种非易失存储器)、128KB 的 EEPROM。第一运算处理单元的128Mb的PROM可以实现至少4个版本的FPGA程序加载。每个版本的加载控制是通过向FPGA内部寄存器写值来完成的。第一运算处理单元可以通过DSP的EMIF16(16位部存储器接ロ)接ロ，实现与其它四个运算处理单元的数据交互，同时运算的中间处理结果可以在DDR2中进行数据缓存。第二至第五运算处理单元每个单元的TMS320C6678通用处理器芯片通过EMIF16200Mhz总线，用于数据传输和寻址；存储器DDR3 SDRAM挂接在通用处理器的DDR总线上，用于数据缓存及片外程序的运行；通用处理器的加载方式有两种，一种为I2C接ロ通过EEPROM加载程序，另ー种为SPI ロ通过NOR FLASH加载程序。模块内部运算处理单元之间的数据交互方式，第一运算处理单元与其它运算处理单元的数据交互通过EMIF16 200Mhz总线完成。模块内部运算处理单元之间的数据交互方式，第二至第五运算处理单元之间的数据交互也通过EMIF16 200Mhz总线完成，同时第二与第五运算处理单元之间还通过HYPERLINK (一种总线协议)进行数据交互，第三与第四运算处理单元之间还通过HYPERLINK进行数据交互，HYPERLINK总线速率为50Gb。模块之间的数据交互形式为高速串行通道RoCketI0\RapidI0\PCIe、千兆以太网、RS232 (—种串ロ协议)、GPI0(通用输入/输出管脚)、I2C (—种串行总线协议)、SMBUS(系统管理总线)。高速串行通道RocketI0\RapidI0\PCIe，XPl提供4路模块间相互通信的高速PCIe端ロ，由PCIe SWITCH芯片提供，该SWITCH芯片可以通过配置不同模式选择外部端ロ与FPGA互连还是与DSP互连。XP2提供4路模块间相互通信的高速RocketIO端ロ，由FPGA提供。XP5提供16路模块间相互通信的高速RapidIO端ロ，，由RapidIO SWITCH芯片提供，该SWITCH芯片可以通过配置不同模式选择外部端ロ与哪个DSP互连，由DSP提供。XP6提供4路模块间相互通信的高速PCI e端ロ，由FPGA提供。本实用新型可实现三种典型数据流，第I条数据流为待处理数据通过VPX接插件的高速总线接ロ送到第一至第五运算处理单元，进行数据处理，处理后的数据通过千兆网传给主机I,由主机实现显示等功能。第2条数据流为待处理数据通过VPX接插件的高速总线接ロ送到第一至第五运算处理单元，进行数据处理，处理后的数据通过高速总线接ロ传给主机2，由主机实现显示等功能。第3条数据流为外部主机通过千兆网，将待处理数据送到第一至第五运算处理单元，进行数据处理，处理后的数据通过高速总线接ロ传给主机2。本实用新型中的简称EMIF, 一种总线接ロ标准，外部存储器接ロ。RapidIO，ー种高速串行总线协议标准。16路RapidIO接ロ。数据总带宽可达320Gbps ;4 路 RocketIO 接ロ。数据带宽可达 26 Gbps ；PCI, Peripheral Component Interconnection 的缩写，即周边兀件扩展接ロ。8路PCIe接ロ。PCIe支持PCIe GEN2，数据带宽可达40 Gbps ；千兆以太网，该接ロ通过TMS320C6678的SGMII接ロ与超高速以太网络收发器(GPHY)互连实现千兆以太网接ロ。RS232，指串ロ的ー种协议标准。RS232，该接ロ通过TMS320C6678的UART接ロ实现，信号定义在调试口上，通过调试ロ与PC机相连，实现数据交互。GPI0，通用输入/输出管脚。GPI0，该接ロ由CPLD (复杂可编程逻辑器件)实现，通过高密接插件实现模块间的数据交互。I2C，ー种串行总线协议。SMBUS，一种系统管理总线。I2C、SMBUS,接ロ由FPGA实现，通过高密接插件实现模块间的数据交互。VPX总线，是ー种总线标准。VITA46，ー种VPX总线的规范标准。CPCI,Compact Peripheral Component Interconnect 的缩写，即紧凑型周边兀件
扩展接ロ。EMC，电磁兼容。PCIe, ー种高速串行总线协议标准。RocketIO, 一种高速总线协议标准。HYPERLINK, ー种高速总线协议标准。6U, 一种标准的板卡尺寸，233. 35mm*160mm。Switch器件,指开关器件。DDR3 SDRAM，ー种存储器类型，八倍资料率同步动态随机存取内存。DDR2 SDRAM，ー种存储器类型，四倍资料率同步动态随机存取内存。FLASH，指非易失存储器。NOR FLASH，非易失存储器的ー种。EEPR0M，电可擦可编程只读存储器。JTAG，指边界扫描ロ。UART，指串 ロ。CPLD，复杂可编程逻辑器件。FPGA，可编程逻辑器件。
图I是本实用新型的方框示意图； 图2是本实用新型的数据流向图。
具体实施方式
实施例I基于VPX总线的信号处理平台，包括供电系统、板卡和前面板，还包括4个通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、接插件、千兆网口和调试器接ロ，所述板卡为6U标准结构，供电系统通过接插件经电源转换芯片转换后，分别为通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接ロ提供电源，通用处理器分别与可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接ロ相连，可编程逻辑器件FPGA分别与通用处理器、SWITCH开关、存储器、接插件和调试器接ロ相连，SWITCH开关与通用处理器和可编程逻辑器件FPGA相连，存储器分别与通用处理器、可编程逻辑器件FPGA相连，千兆网ロ与通用处理器相连，调试器接ロ与通用处理器和可编程逻辑器件FPGA相连，通用处理器通过EMIF接ロ、RapidIO接ロ \PCIe接ロ、DDR3 \I2C\SPI接ロ、SGMII接ロ、JTAG接ロ分别与可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网ロ和调试器接ロ相连，可编程逻辑器件FPGA通过EMIF接ロ、PCIe接ロ、DDR2接ロ、RocketIO接ロ、JTAG接ロ分别与通用处理器、SWITCH开关、存储器、高速高密接插件和调试器接ロ相连，SWITCH开关通过RocketIO接口和PCIe接ロ与通用处理器和可编程逻辑器件FPGA相连，存储器通过DDR3 \I2C\SPI接ロ、DDR2接ロ分别与通用处理器、可编程逻辑器件FPGA相连，高速高密接 插件包含供电接ロ、PCIe接ロ、RapidIO接ロ、RocketIO接ロ，千兆网ロ通过SGMII接ロ与通用处理器相连，调试器接ロ通过JTAG接ロ与通用处理器和可编程逻辑器件FPGA相连，所述前面板开有7个开孔，分别为I组LED指示灯，4个网ロ、I个复位按钮、I个用于调试的调试ロ，LED指示灯连接到FPGA上，4个网ロ分别连接到4个通用处理器，复位按钮经复位芯片连接到FPGA，调试ロ通过JTAG接ロ与通用处理器和可编程逻辑器件FPGA相连。所述通用处理器为8核DSP TMS320C6678，所述接插件为5个。还包括设置在板卡上的导热冷板，所述导热冷板与板卡之间还设置有硅脂填充层。还包括板卡上的固定孔，定位销、起拔器、锁紧装置，所述定位销、起拔器、锁紧装置经固定孔固定在印制板上。本实用新型所述的板卡为高速板卡,所述接插件为高速高密接插件，印制板为高速印制板。实施例2基于VPX总线的信号处理平台，包括高速板卡、面板、导热冷板、定位销、起拔器、锁紧装置部件。高速板卡为6U标准结构，板上包含供电部分，通用处理器部分、可编程逻辑器件、SWITCH器件、存储器、高速高密接插件、千兆网ロ、调试器接ロ。供电部分使用MAXM公司的MAX8686和TI公司的TPS51100、TPS74401供电。电源模块均满足90%_110%范围内工作的电源适应性要求。通用处理器选用TI最新推出的8核DSP TMS320C6678, C6678是基于其最新DSP系列器件TMS320C66X之上，采用8个1.25GHz DSP内核构建而成，并在单个器件上完美集成了 320 GMAC与160 GFLOP定点及浮点性能，从而使用户不仅能整合多个DSP以缩小板级空间并降低成本，同时还能减少整体的功耗要求。高速板卡上4颗TMS320C6678，共32核其高速的核间通信和器件间通信，可实现并行运算处理。可编程逻辑器件使用XILINX公司的VIRTEX-6系列芯片XC6VLX130T。Virtex-6 FPGA系列比前一代产品功耗降低多达50%，成本降低多达20%。SWITCH器件使用IDT公司的80H和89H系列，用于RapidIO的网络交互和PCIe的网络交互。存储器有DDR3 SDRAM、DDR2 SDRAM、FLASH和EEPROM器件。DDR3芯片选用三星的H5TQ2G系列，4片拼接，存储容量为1GB。DDR2片选用镁光的MT47H系列，存储容量为1Gb。FLASH芯片选用镁光的N25Q系列的NOR FLASH,存储容量为128Mb。高密接插件共有5个在高速印制板上的位号是XP0-XP2、XP5-XP6, XPO提供模块的+5V和+12V电源，XPl提供4路模块间相互通信的高速PCIe端ロ，XP2提供FPGA的4路高速RocketIO端ロ，XP5提供16路模块间相互通信的高速RapidIO端ロ，XP6提供FPGA的4路高速PCIe端ロ。前面板有6个开孔，分别为I组LED指示灯，4个网ロ、I个复位按钮、I个调试ロ用于调试和其它系统联调。其中LED指示灯连接到FPGA上用于状态指示便于调试和系统状态指示；网ロ用干与计算机或其它有网ロ的板卡进行数据通讯；复位按钮为板卡手动复位；调试ロ包含DSP的JTAG、FPGA的JTAG和DSP的UART。散热冷板盖在高速板卡上，用硅脂填充与芯片间的缝隙，使得芯片充分与冷板接触，便于散热。起拔器、定位销、锁紧装置通过固定孔固定在高速印制板上，方便模块的插拔、防插反、和增强模块牢固性。高速板卡可分为5个运算处理单元。第一运算处理单元包括一片XILINX 的 VIRTEX-6 系列的 XC6VLX130T FPGAU28MB 的 DDR2，型号为镁光的 MT47H128M、128Mb的PR0M，型号为XCF128XFT ;第二 第五运算处理单元每个包括一片TI的8核C66XX系列的TMS320C6678通用处理器、2GB的DDR3 SDRAM,型号为H5TQ2G63、一路千兆网ロ，型号为 MARVELL 的 88E1111、128Mb 的 NOR FLASH 型号为 N25Q128A、128KB 的 EEPR0M,型号为24AA1025T。第一运算处理单元的128Mb的PROM可以实现至少4个版本的FPGA程序加载。每个版本的加载控制是通过向FPGA内部寄存器写值来完成的。第一运算处理单元可以通过DSP的EMIF16接ロ，实现与其它四个运算处理单元的数据交互，同时运算的中间处理结 果可以在DDR2中进行数据缓存。第二 第五运算处理单元每个单元的TMS320C6678通用处理器芯片通过EMIF16 200Mhz总线，用于数据传输和寻址；存储器DDR3 SDRAM挂接在通用处理器的DDR总线上，用于数据缓存及片外程序的运行；通用处理器的加载方式有两种，一种为I2C接ロ通过EEPROM加载程序，另ー种为SPI ロ通过NOR FLASH加载程序。模块内部运算处理单元之间的数据交互方式，第一运算处理单元与其它运算处理单元的数据交互通过EMIF16 200Mhz总线完成。模块内部运算处理单元之间的数据交互方式，第ニ 第五运算处理单元之间的数据交互也通过EMIF16 200Mhz总线完成，同时第二与第五运算处理单元之间还通过HYPERLINK进行数据交互，第三与第四运算处理单元之间还通过HYPERLINK进行数据交互，HYPERLINK总线速率为50Gb。模块之间的数据交互形式有6种高速串行通道RocketI0\RapidI0\PCIe、千兆以太网、RS232、GPIO、I2C、SMBUS。高速串行通道RocketI0\RapidI0\PCIe，XPl提供4路模块间相互通信的高速PCIe端ロ，由PCIeSWITCH芯片提供，该SWITCH芯片可以通过配置不同模式选择外部端ロ与FPGA互连还是与DSP互连。XP2提供4路模块间相互通信的高速RocketIO端ロ，由FPGA提供。XP5提供16路模块间相互通信的高速RapidIO端ロ，，由RapidIO SWITCH芯片提供，该SWITCH芯片可以通过配置不同模式选择外部端ロ与哪个DSP互连，由DSP提供。XP6提供4路模块间相互通信的高速PCIe端ロ，由FPGA提供。16路RapidIO接ロ。数据总带宽可达320Gbps ;8路PCIe接ロ。PCIe支持PCIe GEN2，数据带宽可达40 Gbps ;4路RocketIO接ロ。数据带宽可达26 Gbps ;千兆以太网，该接ロ通过TMS320C6678的SGMII接ロ与超高速以太网络收发器互连实现千兆以太网接ロ。RS232，该接ロ通过TMS320C6678的UART接ロ实现，信号定义在调试口上，通过调试ロ与PC机相连，实现数据交互。GPI0，该接ロ由CPLD实现，通过高密接插件实现模块间的数据交互。I2C、SMBUS，接ロ由FPGA实现，通过高密接插件实现模块间的数据交互。
权利要求1.基于VPX总线的信号处理平台，包括供电系统、板卡和前面板，其特征在于，还包括4个通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、接插件、千兆网口和调试器接口，所述板卡为6U标准结构，供电系统通过接插件经电源转换芯片转换后，分别为通用处理器、可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接口提供电源，通用处理器分别与可编程逻辑器件FPGA、SWITCH开关、存储器、千兆网口和调试器接口相连，可编程逻辑器件FPGA分别与通用处理器、SWITCH开关、存储器、接插件和调试器接口相连，SWITCH开关与通用处理器和可编程逻辑器件FPGA相连，存储器分别与通用处理器、可编程逻辑器件FPGA相连，千兆网口与通用处理器相连，调试器接口与通用处理器和可编程逻辑器件FPGA相连，所述前面板开有7个开孔，分别为I组LED指示灯，4个网口、I个复位按钮、I个用于调试的调试口，LED指示灯连接到FPGA上，4个网口分别连接到4个通用处理器，复位按钮经复位芯片连接到FPGA，调试口通过JTAG接口与通用处理器和可编程逻辑器件FPGA相连。
2.根据权利要求I所述的基于VPX总线的信号处理平台，其特征在于，所述通用处理器为8核DSP TMS320C6678，所述接插件为5个。
3.根据权利要求I后2所述的基于VPX总线的信号处理平台，其特征在于，还包括设置在板卡上的导热冷板，所述导热冷板与板卡之间还设置有硅脂填充层。
4.根据权利要求3所述的基于VPX总线的信号处理平台，其特征在于，还包括板卡上的固定孔，定位销、起拔器、锁紧装置，所述定位销、起拔器、锁紧装置经固定孔固定在印制板上。
专利摘要本实用新型公开了一种基于VPX总线的信号处理平台，属于数字信号处理技术领域。通过多核DSP(数字信号处理)阵列信号处理模块包括高速板卡、前面板、导热冷板、定位销、起拔器以及锁紧装置部件完成。本实用新型提供了一种具有传输带宽高、体积小、功耗低和基于VPX总线的高速、高性能多核DSP阵列信号处理平台。该平台具有并行处理能力强大，可同时实现定、浮点运算，体积小、功耗低，高速对外口灵活等优点。
文档编号G06F13/38GK202404583SQ20112054320
公开日2012年8月29日 申请日期2011年12月22日 优先权日2011年12月22日
发明者孙海飙, 戴荣, 林峰, 阴陶, 陈延强 申请人:成都傅立叶电子科技有限公司