专利名称：一种高性能低噪声数据采集卡的制作方法
技术领域：
本实用新型涉及一种高性能低噪声数据采集卡。
背景技术：
数据采集是以传感器、信号测量与处理、数据传输等技术综合而成的应用技术，其作为获取信息的手段，越来越多的被应用于各种工程系统中。数据采集卡对需要研究的数据进行采集、存储、数据处理和反馈控制，并将数据采集系统硬件集于一块便携式的、性能优越的板卡上，为工业控制和工业系统信息反馈提供帮助，具有较强的实用性。早期的数据采集卡是通过ISA和PCI总线与主机实现通信，实际应用时需要打开机箱使用内置式插卡，操作十分不便，而且在一些对干扰较为敏感的测量条件下不易实现电磁屏蔽。目前的数据采集卡在速度和应用方式上都有了很大的改进，主要接口类型有PCI 接口，PXI接口和USB接口。USB接口的数据采集系统在国外发展得比较早，一些企业已经生产出性能好、功能强大的数据采集产品，如美国的Data Translation公司、NI公司。国外的数据采集设备虽然功能齐全，但是价格昂贵、体积庞大。近几年，国内USB数据采集系统的发展水平也在不断提高，一些公司已经推出了相关的USB接口的数据采集产品，如北京优采测控有限公司、四川拓普测控。但是这些产品大部分支持USB1. 1协议，或者没有很好地利用USB2. 0协议的高速传输模式。总体来说，国内对USB接口的数据采集产品已经有了较好的发展，但是存在精度低、采样率低、数据传输速率低的缺点。
实用新型内容为了解决上述技术问题，本实用新型提供一种高性能低噪声数据采集卡。其技术解决方案是—种高性能低噪声数据采集卡，其包括输入模块、AD转换模块、时钟信号驱动电路以及FIFO缓存模块，所述输入模块采用AD8132高速差分放大器作为前置输入放大级，所述 AD转换模块采用双ADC核结构的AD9238，所述时钟信号驱动电路由IDT74FCT3807独立时钟驱动，所述FIFO缓存模块采用SRAM和CPLD实现FIFO缓存。本实用新型的有益技术效果是本实用新型滤除了各干扰对数据精度的影响，解决了外部大容量FIFO的问题，较完善的利用了 USB2. 0协议，完成了相关的硬件设计。经测试结果表明，本实用新型具有噪声低、传输速度快、精度高等优点。
图1为本实用新型整体框架图；图2为输入模块硬件电路；图3为AD转换模块硬件电路。
具体实施方式
一种高性能低噪声数据采集卡，其包括输入模块、AD转换模块、时钟信号驱动电路以及FIFO缓存模块。下面分别对其进行说明输入模块采用AD8132高速差分放大器作为前置输入放大级。如图2所示为输入模块硬件电路。AD转换模块AD转换采用双ADC核结构的AD9238，AD9238采样频率为20 MSPS, 精度为12位，具有双ADC核结构，集成了 2个12 bit的转换器(20/40/65 MSPS，可以双通道同时采集信号。硬件电路如图3。时钟信号驱动电路AD转换器和CPLD时钟信号由IDT74FCT3807独立时钟驱动， 可以降低时钟相位噪声，进而提高信号的准确性。如图4。FIFO缓存模块针对于目前大容量FIFO价格昂贵，影响FIFO实际应用的问题，本数据采集卡采用SRAM (Static Random Access Memory)和CPLD实现FIFO缓存，可大大降低了数据采集卡的成本。进一步的，采集卡采用USB2. 0总线技术进行数据传输，USB控制芯片选择为 CY7C68013 ；采用VC++完成上位机用户应用程序设计，在计算机上分析处理数据。
以下结合附图对输入模块、AD转换模块以及FIFO缓存模块等进行进一步说明图1是整体的硬件设计框图。图2采用AD8132高速差分放大器作为前置输入放大级是因为在测量信号较微弱的数据采集任务中，输入级的处理是很关键的。为提高信噪比，最大限度地降低输入噪声， 所以采用AD8132高速差分放大器作为前置输入放大级。而且AD8132在驱动差分输入ADC 或驱动长线路信号方面具有一定的优势，比较适合驱动数据采集卡后级使用的数模转换器 AD9238。AD转换模块运用了 AD9238输入端的差分开关电容电路(SHA)，它具有可选的 lVp-p、2Vp-p模拟输入范围的单端或者差分模拟输入信号。在数据采集卡的设计过程中根据实际需要进行了软件程控设计，在上位机只需要简单的按钮即可完成量程的切换。图3中由IDT74FCT3807独立时钟驱动AD转换器和CPLD时钟信号，可以降低时钟相位噪声，进而提高信号的准确性。IDT74FCT3807时钟驱动器采用双金属CMOS技术制造， 其低时钟抖动的驱动可以提供1:10的扇出，单输入多扇出的特性可以减小时钟的负载，提供一个有效的时钟网络。时钟源使用外部20MHz晶振，输出使用10个扇出的3/10分别提供时钟信号CLK_CPLD和CLK_A及CLK_B，从而很好地解决了时钟相位噪声的问题。针对于目前大容量FIFO价格昂贵，影响FIFO实际应用的问题，本数据采集卡采用 SRAM (Static Random Access Memory)和CPLD实现FIFO缓存，可大大降低了数据采集卡的成本。CPLD与SRAM之间需要有读写复用地址线和数据线、使能信号/0E、读写信号/WE、片选信号/CS。外部数据经过锁存，先写入CPLD寄存器，再由写信号写入SRAM，然后在需要时通过指令通过USB接口传输给上位机应用程序。本数据采集卡使用的外部SRAM是64 KB、 16位的IS61LV6416 — 10TL，其引脚100 1015同时作为读写数据线。简单使用输出使能信号/OE和片选信号/CS即可实现2片SRAM的并列使用，从而使FIFO容量达到数据采集任务的要求。本卡采用USB控制器芯片cy7c68013实现USB2. 0高速传输功能，固件可通过重枚举下载到芯片中。驱动程序采用Bulk模式进行高速数据传输在cypress公司提供的程序框架的基础上开发了适用于本数据采集卡的固件程序，在ezloader. sys的基础上开发了固件下载驱动程序；使用cypress提供的通用驱动程序(GPD)经过简单修改作为设备驱动， 完成了用户应用程序的编写。测试过程中，在数据采集卡的设备端采用CPLD填充数据给 FIFO，上位机利用上位机应用程序接收数据，数据传输速率可达到28 Mbit/s。 需要说明的是，在本说明书的教导下，本领域技术人员所作出的任何等同替代方式，或明显变型方式，均应在本实用新型的保护范围之内。
权利要求1. 一种高性能低噪声数据采集卡，特征在于其包括输入模块、AD转换模块、时钟信号驱动电路以及FIFO缓存模块，所述输入模块采用AD8132高速差分放大器作为前置输入放大级，所述AD转换模块采用双ADC核结构的AD9238，所述时钟信号驱动电路由 IDT74FCT3807独立时钟驱动，所述FIFO缓存模块采用SRAM和CPLD实现FIFO缓存。
专利摘要本实用新型公开了一种高性能低噪声数据采集卡，属于数据采集系统领域，其包括输入模块、AD转换模块、时钟信号驱动电路以及FIFO缓存模块，所述输入模块采用AD8132高速差分放大器作为前置输入放大级，所述AD转换模块采用双ADC核结构的AD9238，所述时钟信号驱动电路由IDT74FCT3807独立时钟驱动，所述FIFO缓存模块采用SRAM和CPLD实现FIFO缓存。本实用新型滤除了各干扰对数据精度的影响，解决了外部大容量FIFO的问题，较完善的利用了USB2.0协议，完成了相关的硬件设计。经测试结果表明，本实用新型具有噪声低、传输速度快、精度高等优点。
文档编号G06F17/40GK202145314SQ20112024492
公开日2012年2月15日 申请日期2011年7月12日 优先权日2011年7月12日
发明者巩乃奇 申请人:山东科技大学