专利名称：隔离式数据采集卡的制作方法
技术领域：
本发明涉及数据采集技术，尤其涉及一种隔离式数据采集卡。
背景技术：
数据采集卡用于对各种类型的数据进行采集，随着现代设备朝向数字化、信息化 的高速发展，数据采集卡在各个领域得到越来越广泛的应用。
数据采集卡在使用过程中一端连接被测量系统，另一端连接采集系统进行数据采 集。由于常见的数据采集卡不具备电气隔离的能力，可能引入被测量系统的共模电压等干 扰，从而对米集系统造成损坏。发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理 解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关 键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念， 以此作为稍后论述的更详细描述的前序。
本发明在于提供一种具有电气隔离功能的隔离式数据采集卡。
本发明提供的隔离式数据采集卡，包括
用于对待测量系统进行数据采集和/或输出的数据采集模块；
与所述数据采集模块连接、用于对所述数据采集模块进行逻辑控制的从逻辑控制 模块；
用于与所述从逻辑控制模块以及上位机总线进行通信的主逻辑控制模块；
所述从逻辑控制模块和所述主逻辑控制模块之间连接有用于进行电气隔离的电 气隔离模块；
所述主逻辑控制模块还连接有总线桥模块，所述总线桥模块用于实现所述主逻辑 控制模块与所述上位机总线之间的通信。
本发明提供的隔离式数据采集卡具有电气隔离功能，在近待测量系统侧设置从逻 辑控制模块，在近上位机(也称为主机)侧设置主逻辑控制模块，从逻辑控制模块和主逻辑 控制模块之间传输的数据为数字信号，电气隔离模块设置于数据采集卡传输数字信号的部 分即信号隔离环节设置于信号的数字部分，不仅避免了引入被测量系统的共模电压等干 扰，而且避免了对模拟信号进行隔离造成的信号损失，以较低成本实现了数据的隔离式采 集。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的隔离式数据采集卡的结构示意图2为本发明实施例二提供的隔离式数据采集卡的结构示意图3为本发明实施例三提供的隔离式数据采集卡的结构示意图。
附图标记
11-数据采集模块；12_从逻辑控制模块；13_主逻辑控制模块；
14-电气隔离模块；15-总线桥模块；111-数字输入/输出模块；
112-数模转换模块；113-模数转换模块；1131_输入选择单元；
1132-PGA单元；1133-模数转换单元；121-从数据封装模块；
122-从数据解封装模块；131-主数据解封装模块；
132-主数据封装模块；133-第一存储控制器；134-第一存储器；
135-第二存储控制器；136-第二存储器；137-第一缓存器；
138-第二缓存器；141_电源隔离模块；142-信号隔离模块。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述 的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当 注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的 部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造 性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的隔离式数据采集卡在信号的数字部分如逻辑控制端引入了 电气隔离模块，通过电气隔离模块对待测量系统侧和上位机(如主机)侧进行电气隔离，不 仅避免了引入被测量系统的共模电压等干扰，而且避免了对模拟信号进行隔离造成的信号 损失，同时成本也较低。
为便于描述，本发明实施例中将隔离式数据采集卡中靠近待测量系统侧的逻辑 控制模块称为“从逻辑控制模块”，而靠近上位机侧的逻辑控制模块称为“主逻辑控制模 块”;将从待测量系统侧向上位机侧方向传输的数据、指令等信息称为“第一数据”，而将从 上位机侧方向向待测量系统侧方向传输的数据、指令等信息称为“第二数据”。需要说明的 是，上述名称仅便于描述而进行的区分命名，不应理解为对本发明实施例技术方案实质的 限制。
图1为本发明实施例一提供的隔离式数据采集卡的结构示意图。如图1所示，隔 离式数据采集卡包括数据采集模块11、从逻辑控制模块12、主逻辑控制模块13、电气隔离 模块14和总线桥模块15。
数据采集模块11用于对待测量系统进行数据采集和/或输出。例如数据采集模 块可进行数字信号采集和/或输出，或者进行模拟信号采集并将模拟信号转换成数字信号 输入到从逻辑控制模块等。
从逻辑控制模块12与数据采集模块11连接、用于对数据采集模块进行逻辑控制。主逻辑控制模块13用于与从逻辑控制模块以及上位机总线进行通信。电气隔离模块14设 置于从逻辑控制模块12和主逻辑控制模块13之间连接，用于进行电气隔离，如在待测量系 统侧和主机侧之间进行电气隔离开。主逻辑控制模块13还连接有总线桥模块15，总线桥模 块15用于实现主逻辑控制模块13与上位机总线之间的通信。例如从逻辑控制模块可对 数据采集模块进行但不限于以下逻辑控制采集逻辑控制、数据输出逻辑控制等；或者，从 逻辑控制模块配合主逻辑控制模块对数据采集模块进行但不限于上述逻辑控制。主逻辑控 制模块和从逻辑控制模块之间的数据经电气隔离模块进行传输，主逻辑控制模块经电气隔 离模块接收从逻辑控制模块输出的第一数据并发送到上位机总线、以及将经上位机总线接 收的第二数据经电气隔离模块发送给从逻辑控制模块。
本实施例提供的隔离式数据采集卡中，从逻辑控制模块和主逻辑控制模块之间传 输的数据为数字信号，电气隔离模块设置于数据采集卡传输数字信号的部分即信号隔离环 节设置于信号的数字部分，不仅避免了引入被测量系统的共模电压等干扰，而且避免了对 模拟信号进行隔离造成的信号损失，以较低成本实现了数据的隔离式采集。
图2为本发明实施例二提供的隔离式数据采集卡的结构示意图。如图2所示，本 实施例在上述实施例技术方案的基础上，为满足多样化的测量需求，可选的，数据采集模块 可包括但不限于以下一种或几种数字输入/输出(Digital Input/Output,简称DIO)模块 111、数模转换(Digital-to-Analog Converter,简称 DAC)模块 112、模数转换(Analog to Digital Converter，简称ADC)模块113。在以下各可选的实现方式中，为提高测量的方便 性数字输入/输出模块可包括多路(如16路等)数字输入通道和多路(如16路等)数字输 出通道；和/或，数模转换模块可包括多路(如4路)同步模拟输出通道；和/或，所述模数 转换模块的位数为24比特，采样率为每秒4百万次采样，以满足高速海量的数据采集需求， 实现高速、高精度的数据采集。
例如，在一种可选的实现方式中数字输入/输出模块111可配置为16入/16出 或者8入/8出，数字输入可兼容5V和3. 3V TTL (Transistor-Transistor Logic)电平， 数字输出电平为5V TTL电平，最大速率为5MHz，单通道电流驱动能力为50mA ;和/或，数模 转换模块112可包括4路同步模拟输出通道，位数为16bit (比特)，刷新率最大为250KSPS (每秒千次采样)，输出量程为土 10V，单通道电流驱动能力为30mA，最大输出电流为50mA，可 以直接驱动小型的继电器设备。
可选的，模数转换模块具有多路(如16路等)模拟信号输入通道，模数转换模块 113可包括输入选择单元1131、可编程增益放大器(Programmable Gain Amplifier,简称 PGA)单元1132及模数转换单元1133。输入选择单元1131用于对多路模拟信号输入通道进 行选通控制，可编程增益放大器单元1132用于放大由所述多模拟信号输入通道输入的模 拟信号，模数转换单元1133用于将放大后的模拟信号转换为数字信号进行输出。如此设计 可提高数据采集的方便性。可选的，还可建立将数字输入/输出模块、数模转换模块和模数 转换模块(如输入选择模块)之间依次的通信连接，三者通信连接的建立方式不受限制，例 如可采用但不限于外部连线等方式建立上述三者之间依次的通信连接，如此设计可通过上 述数字输入/输出模块和/或数模转换模块向主机侧输入信号，该信号可作为但不限于数 据采集卡自校准测试信号使用，由此提高了数据采集卡应用的灵活性。上述技术方案中，电 气隔离的具体实现方式不受限制。为了便于实现待测量系统侧和主机侧的电源隔离和信号隔离，可选的，电气隔离模块14包括电源隔离模块141和信号隔离模块142。电源隔离模 块141分别与从逻辑控制模块和主逻辑控制模块连接、用于进行电源隔离，如用于在待测 量系统侧和主机侧之间进行电源隔离。信号隔离模块142分别与所述从逻辑控制模块和所 述主逻辑控制模块连接、用于进行信号隔离，如用于在待测量系统侧和主机侧之间进行信 号隔离，以避免引入如待测量系统的共模电压等干扰。上述信号隔离的方式可基于但不限 于磁隔离、光耦隔离、光电隔离等手段进行，例如信号隔离模块可为但不限于隔离芯片、 磁隔离器、光耦隔离器或者光电隔离器。
可选的，上述从逻辑控制模块和主逻辑控制模块可基于现场可编辑逻辑门阵列 (Field — Programmable Gate Array, FPGA)实现,如从逻辑控制模块可为从FPGA模块,主 逻辑控制模块可为主FPGA模块，由此降低逻辑控制实现的成本。
可选的，所述总线桥模块可为但不限于外设部件互连标准(Peripheral Component Interconnect,简称PCI)桥芯片，上位机总线可为但不限于外围设备互连总线 在仪器领域的功能扩充(PCI extension for instrument,简称PXI)总线，以实现隔离式数 据采集卡与PXI主机之间的通信，满足航空、航天等工业测试的应用需求。
图3为本发明实施例三提供的隔离式数据采集卡的结构示意图。如图3所示，本 实施例提供的隔离式数据采集卡中，从逻辑控制模块12包括从数据封装模块121，主逻辑 控制模块13包括主数据解封装模块131。从数据封装模块121分别与数据采集模块11和 电气隔离模块14连接，用于对数据采集模块11采集的第一数据进行封装并经电气隔离模 块14传输给主逻辑控制模块13，如传输给主数据解封装模块131。主数据解封装模块131 分别与电气隔离模块14和总线桥模块15连接，用于对经电气隔离模块14接收的第一数据 进行解封装处理、并经总线桥模块15发送给上位机总线。
本实施例在从逻辑控制模块和主逻辑控制模块之间传输第一数据的过程中引入 了数据封装(或称为数据打包)机制，即通过从数据封装模块对第一数据进行封装处理、主 数据解封装模块对经电气隔离模块传输的第一数据进行解封装处理，以提高了从主逻辑控 制模块之间经电气隔离模块传输第一数据的方便性、并降低经电气隔离模块传输第一数据 的出错概率。
可选的，上述技术方案提供的各隔离式数据采集卡中，从逻辑控制模块12可包括 从数据解封装模块122，主逻辑控制模块13可包括主数据封装模块132。从数据解封装模 块122与电气隔离模块14连接，用于对经电气隔离模块14接收的第二数据进行解封装处 理并向待测量系统侧(如数据采集模块11等)输出。主数据封装模块132分别与总线桥模 块15和电气隔离模块14连接，用于对经总线桥模块15接收的第二数据进行封装处理、并 经电气隔离模块14发送给从逻辑控制模块(如发送给从数据解封装模块122)。如此设计， 可在主逻辑控制模块和从逻辑控制模块之间传输第二数据的过程中引入了数据封装(或称 为数据打包)机制，即通过主数据封装模块对第二数据进行封装处理、从数据解封装模块对 经电气隔离模块传输的第二数据进行解封装处理，以提高了主从逻辑控制模块之间经电气 隔离模块传输第二数据的方便性、并降低经电气隔离模块传输第二数据的出错概率。
在上述技术方案的基础上，可选的，主逻辑控制模块13还可包括第一存储控制 器133和第一存储器134。第一存储控制器133分别与主数据解封装模块131、第一存储 器134和总线桥模块15连接，用于将主数据解封装模块输出的第一数据存储至第一存储器、并将第一存储器存储的第一数据经总线桥模块分次批量发送至上位机总线。第一存储 器可为但不限于同步动态随机存储器(Synchronous Dynamic Random Access Memory,,简 称SDRAM)。一种可选的工作方式例如第一存储控制器将第一数据存储至第一存储器，并 监测第一存储器当前的数据存储情况，在第一存储器当前存储的数据量达到预设存储深度 (或数据量阈值)，则第一存储控制器将第一存储器当前存储的数据批量经总线桥模块发送 至上位机总线。如此设计，可避免在存储第一数据的过程中第一存储器和总线桥模块之间 的频繁交互，有利于提高第一数据存储速度。
可选的，主逻辑控制模块13还可包括第二存储控制器135和第二存储器136。第 二存储控制器135分别与主数据封装模块132、第二存储器136和总线桥模块15连接，用于 将经总线桥模块15接收的第二数据存储至第二存储器136、并将第二存储器136存储的第 二数据分次批量发送至主数据封装模块132。第二存储器可为但不限于SDRAM。一种可选的 工作方式例如第二存储控制器将第二数据存储至第二存储器，并监测第二存储器当前的 数据存储情况，在第二存储器当前存储的数据量达到预设存储深度(或数据量阈值)，则第 二存储控制器将第二存储器当前存储的第二数据批量发送至主数据封装模块。如此设计， 可避免在存储第二数据的过程中第二存储器和主数据封装模块之间的频繁交互，有利于提 高第二数据存储速度。
可选的，主逻辑控制模块还可包括与第一存储控制器133连接的第一缓存器137。第一缓存器137用于在第一存储控制器的控制下缓存主数据解封装模块122输出的 第一数据、并将第一缓存器137缓存的第一数据经第一存储控制器133分次批量发送至第 一存储器134。一种可选的工作方式例如第一存储控制器将第一数据缓存至第一缓存器， 并监测第一缓存器当前的数据存储情况，在第一缓存器当前存储的数据量达到预设存储深 度(或数据量阈值)，则第一存储控制器将第一缓存器当前存储的数据批量发送至第一存储 器。如此设计，可避免在存储第一数据的过程中第一存储控制器和第一存储器之间、以及第 一存储器与总线桥模块之间的频繁交互，有利于进一步提高第一数据存储速度。
可选的，主逻辑控制模块还可包括与第二存储控制器135连接的第二缓存器138。第二缓存器138用于在第二存储控制器135的控制下缓存自总线桥模块15接收的第 二数据、并将第二缓存器138缓存的第二数据经第二存储控制器分次批量发送至从逻辑控 制模块。一种可选的工作方式例如第二存储控制器将第二数据缓存至第二缓存器，并监测 第二缓存器当前的数据存储情况，在第二缓存器当前存储的数据量达到预设存储深度(或 数据量阈值)，则第二存储控制器将第二缓存器当前存储的数据批量发送至第二存储器。如 此设计，可避免在存储第二数据的过程中第二存储控制器和第二存储器之间、以及第二存 储器与总线桥模块之间的频繁交互，有利于进一步提高第二数据存储速度。
可以理解，上述技术方案中，第一存储控制器和第二存储控制器、或者，第一存储 器和第二存储器，或者第一缓存器和第二缓存器等模块，可根据实际需要单独设置或者集 成设置。本发明实施例文字及其附图提供的实现方式仅为示意性描述，不应理解为对本发 明技术方案实质的限制。
在本发明上述各实施例中，实施例的序号仅仅便于描述，不代表实施例的优劣。对 各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相 关描述。
本领域普通技术人员可以理解实现上述方法实施例的全部或部分步骤可以通 过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该 程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括只读存储器 (Read-Only Memory,简称 ROM)、随机存取存储器(Random Access Memory,简称 RAM)、磁碟 或者光盘等各种可以存储程序代码的介质。
在本发明的装置和方法等实施例中，显然，各部件或各步骤是可以分解、组合和/ 或分解后重新组合的。这些分解和/或重新组合应视为本发明的等效方案。同时，在上面 对本发明具体实施例的描述中，针对一种实施方式描述和/或示出的特征可以以相同或类 似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代 其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但 并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
最后应说明的是虽然以上已经详细说明了本发明及其优点，但是应当理解在不 超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和 变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实 施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执 行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来 要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包 括这样的过程、设备、手段、方法或者步骤。
权利要求
1.一种隔离式数据采集卡，其特征在于，包括用于对待测量系统进行数据采集和/或输出的数据采集模块；与所述数据采集模块连接、用于对所述数据采集模块进行逻辑控制的从逻辑控制模块；用于与所述从逻辑控制模块以及上位机总线进行通信的主逻辑控制模块；所述从逻辑控制模块和所述主逻辑控制模块之间连接有用于进行电气隔离的电气隔离模块；所述主逻辑控制模块还连接有总线桥模块，所述总线桥模块用于实现所述主逻辑控制模块与所述上位机总线之间的通信。
2.根据权利要求1所述的隔离式数据采集卡，其特征在于，所述电气隔离模块包括 分别与所述从逻辑控制模块和所述主逻辑控制模块连接、用于进行电源隔离的电源隔离模块；分别与所述从逻辑控制模块和所述主逻辑控制模块连接、用于进行信号隔离的信号隔离模块。
3.根据权利要求2所述的隔离式数据采集卡，其特征在于，所述信号隔离模块为隔离芯片、磁隔离器、光耦隔离器或者光电隔离器。
4.根据权利要求1-3任一所述的隔离式数据采集卡，其特征在于，所述从逻辑控制模块为从FPGA模块，所述主逻辑控制模块为主FPGA模块。
5.根据权利要求1-3任一所述的隔离式数据采集卡，其特征在于，所述从逻辑控制模块包括从数据封装模块，分别与所述数据采集模块和所述电气隔离模块连接，用于对所述数据采集模块采集的第一数据进行封装并经所述电气隔离模块传输给所述主逻辑控制模块；所述主逻辑控制模块包括主数据解封装模块，分别与所述电气隔离模块和所述总线桥模块连接，用于对经所述电气隔离模块接收的第一数据进行解封装处理、并经所述总线桥模块发送给所述上位机总线；和/或，所述从逻辑控制模块还包括从数据解封装模块，与所述电气隔离模块连接，用于对经所述电气隔离模块接收的第二数据进行解封装处理并向待测量系统侧输出；所述主逻辑控制模块还包括主数据封装模块，分别与所述总线桥模块和电气隔离模块连接，用于对经所述总线桥模块接收的第二数据进行封装处理、并经所述电气隔离模块发送给所述从逻辑控制丰吴块。
6.根据权利要求5所述的隔离式数据采集卡，其特征在于，所述主逻辑控制模块还包括第一存储控制器和第一存储器；所述第一存储控制器分别与所述主数据解封装模块、 所述第一存储器和所述总线桥模块连接，用于将所述主数据解封装模块输出的第一数据存储至所述第一存储器、并将所述第一存储器存储的第一数据经所述总线桥模块分次批量发送至所述上位机总线；和/或，第二存储控制器和第二存储器；所述第二存储控制器分别与所述主数据封装模块、所述第二存储器和所述总线桥模块连接，用于将经所述总线桥模块接收的第二数据存储至所述第二存储器、并将所述第二存储器存储的第二数据分次批量发送至所述主数据封装模块。
7.根据权利要求6所述的隔离式数据采集卡，其特征在于，所述主逻辑控制模块还包括与所述第一存储控制器连接的第一缓存器，所述第一缓存器用于在所述第一存储控制器的控制下缓存所述主数据解封装模块输出的第一数据、并将其缓存的第一数据经所述第一存储控制器分次批量发送至所述第一存储器；和/或，与所述第二存储控制器连接的第二缓存器，所述第二缓存器用于在所述第二存储控制器的控制下缓存自所述总线桥模块接收的第二数据、并将其缓存的第二数据经所述第二存储控制器分次批量发送至所述从逻辑控制模块。
8.根据权利要求1-3任一所述的隔离式数据采集卡，其特征在于，所述总线桥模块为 PCI桥芯片。
9.根据权利要求1-3任一所述的隔离式数据采集卡，其特征在于，所述数据采集模块包括数字输入/输出模块、数模转换模块、和/或模数转换模块。
10.根据权利要求9所述的隔离式数据采集卡，其特征在于，所述数字输入/输出模块包括多路数字输入通道和多路数字输出通道；和/或，所述数模转换模块包括多路同步模拟输出通道；和/或，所述模数转换模块的位数为24比特，采样率为每秒4百万次采样；或者，所述模数转换模块具有多路模拟信号输入通道，所述模数转换模块包括输入选择单元、可编程增益放大器单元、及模数转换单元，所述输入选择单元用于对所述多路模拟信号输入通道进行选通控制，所述可编程增益放大器单元用于放大由所述多路模拟信号输入通道输入的模拟信号，所述模数转换单元用于将放大后的模拟信号转换为数字信号进行输出；和/或，所述数字输入/输出模块、所述数模转换模块和所述模数转换模块依次通信连接。
全文摘要
本发明提供了一种隔离式数据采集卡，包括用于对待测量系统进行数据采集和/或输出的数据采集模块；与所述数据采集模块连接、用于对所述数据采集模块进行逻辑控制的从逻辑控制模块；用于与所述从逻辑控制模块以及上位机总线进行通信的主逻辑控制模块；所述从逻辑控制模块和所述主逻辑控制模块之间连接有用于进行电气隔离的电气隔离模块；所述主逻辑控制模块还连接有总线桥模块，所述总线桥模块用于实现所述主逻辑控制模块与所述上位机总线之间的通信。本发明不仅避免了引入被测量系统的共模电压等干扰，而且避免了对模拟信号进行隔离造成的信号损失，以较低成本实现了数据的隔离式采集。
文档编号G06F17/40GK102999643SQ20121047945
公开日2013年3月27日 申请日期2012年11月22日 优先权日2011年11月22日
发明者马恩云, 赵永杰, 张斌, 朱良, 孙娴, 许文靓, 段伟亮 申请人:北京泛华恒兴科技有限公司