硅通孔阵列结构的射频模型方法
【专利摘要】本发明公开了一种硅通孔阵列结构的射频模型方法，用于建立硅通孔阵列结构的射频模型，硅通孔阵列结构包括多个平行排列的条形硅通孔。本发明方法考虑到了硅通孔阵列结构中条形硅通孔的寄生电感、寄生电阻和趋肤效应，以及条形硅通孔之间的耦合电容、条形硅通孔之间的互感，以及硅通孔和衬底的寄生电容，以及衬底效应等，能很好的表征硅通孔阵列结构的高频特征，模拟出准确的硅通孔阵列结构的寄生电感、寄生电容与频率的关系。
【专利说明】硅通孔阵列结构的射频模型方法
【技术领域】
[0001]本发明涉及一种半导体集成电路的模型方法，特别是涉及一种硅通孔阵列结构的射频模型方法。
【背景技术】
[0002]娃通孔(Through Si via, TSV)工艺是一种新兴的集成电路制作工艺,如图1所示，是现有硅通孔的结构照片；将制作在硅片101上表面的电路通过硅通孔102中填充的金属连接至硅片101背面并和形成于硅片101背面金属层103连接，从而将硅片101上表面的电路从硅片101的背面引出。硅通孔工艺结合三维封装工艺，使得IC布局从传统二维并排排列发展到更先进三维堆叠，这样元件封装更为紧凑，通过缩短芯片引线距离，可以极大的提高电路的频率特性和功率特性。硅通孔工艺应用广泛，适合用作多方面器件性能提升。如将其用于无线局域网与手机中功率放大器，将极大的提高电路的频率特性和功率特性。
[0003]硅通孔的引入会产生寄生电感和寄生电阻，如图2所示，是现有硅通孔的射频模型方法的射频模型，该射频模型一般只适用于块状结构的硅通孔，块状结构的硅通孔为一个个的孤立的结构，各硅通孔之间距离远，没有互相影响，射频模型包括:
[0004]硅通孔的寄生电阻R和一寄生电感L，寄生电阻R和寄生电感L串联在硅通孔的上端口和下端口之间。
[0005]在上端口位置处硅通孔和衬底之间的寄生电容C和寄生电感G、在下端口位置处硅通孔和衬底之间的寄生电容C和寄生电感G。上下端口处的寄生电容C和寄生电感G分别并联在上下端口和地之间。
[0006]如图3A所示，是采用如图2所示的射频模型得到的电感和频率的关系曲线；如图3B所示，是采用如图2所示的射频模型得到的电阻和频率的关系曲线。图3A和图3B的曲线能和块状结构的硅通孔的电感和电阻的频率特征符合的很好。
[0007]但是硅通孔实际应用中，并仅仅局限于块状结构，还包括在俯视面上，硅通孔成条形结构，且多个条形硅通孔组合成阵列结构的情形。对于硅通孔阵列结构，由于各邻近的条形硅通孔之间会产生相互影响，采用图2中的射频模型是无法模拟硅通孔阵列结构的高频特性的。
【发明内容】
[0008]本发明所要解决的技术问题是提供一种硅通孔阵列结构的射频模型方法，能很好的表征硅通孔阵列结构的高频特征，模拟出准确的硅通孔阵列结构的寄生电感、寄生电容与频率的关系。
[0009]为解决上述技术问题，本发明提供的硅通孔阵列结构的射频模型方法用于建立硅通孔阵列结构的射频模型，所述硅通孔阵列结构由形成于硅衬底中的多个条形硅通孔组成，所述条形硅通孔为条形硅通孔一，各所述条形硅通孔一等间距的平行排列，各所述条形硅通孔一的长度相等、宽度相等，各所述条形硅通孔一都互相对齐；或者，所述硅通孔阵列结构由形成于硅衬底中的多个条形硅通孔组成，所述条形硅通孔包括多个条形硅通孔一、两个条形硅通孔二和两个条形硅通孔三，各所述条形硅通孔一等间距的平行排列，各所述条形硅通孔一的长度相等、宽度相等，各所述条形硅通孔一都互相对齐，所述条形硅通孔二和所述条形硅通孔三环绕于由所述条形硅通孔一组成的平行排列结构的外侧，且所述条形硅通孔二和所述条形硅通孔一平行、且所述条形硅通孔二的长度大于所述条形硅通孔一的长度，所述条形硅通孔三和所述条形硅通孔一垂直、且所述条形硅通孔三的长度大于由所述条形硅通孔一组成的平行排列结构的长度，所述条形硅通孔二和所述条形硅通孔三的宽度和所述条形硅通孔一的宽度相同。所述射频模型包括:
[0010]两个端口，端口一表示各所述条形硅通孔的上端、端口二表示各所述条形硅通孔的下端；所有所述条形硅通孔的上端都连接在一起、所有所述条形硅通孔的下端都连接在一起。
[0011]第一电感元件和第二电感元件，用于表征所述硅通孔阵列结构的所形成的两个寄生电感；所述第一电感元件和所述第二电感元件之间存在互感，互感系数为K。
[0012]第一稱合电容兀件和第二稱合电容兀件，所述第一稱合电容兀件用于表征所述娃通孔阵列结构的靠近所述端口一的位置处的耦合电容，所述第二耦合电容元件用于表征所述硅通孔阵列结构的靠近所述端口二的位置处的耦合电容。
[0013]两个阶梯电阻与电感网络，用于表征所述硅通孔阵列结构的的条形硅通孔的寄生电阻和趋肤效应；第一阶梯电阻与电感网络是由N级子电路并联而成、每一级子电路由一个子电阻和子电感串联而成，第二阶梯电阻与电感网络是由N级子电路并联而成、每一级子电路由一个子电阻和子电感串联而成，N大于等于2。
[0014]所述第一电感元件和所述第一阶梯电阻与电感网络串联于所述端口一和所述端口二之间，所述第二电感元件和所述第二阶梯电阻与电感网络串联于所述端口一和所述端口二之间；所述第一耦合电容元件的两端都和所述端口一相连，所述第二耦合电容元件的两端都和所述端口二相连。
[0015]进一步的改进是，所述第一电感元件和所述第二电感元件的电感值相等，所述第一电感元件或所述第二电感元件的电感值为在IOOMHz或以下频率的测试条件下得到的所述硅通孔阵列结构的样品的端口一和端口二之间的电感量的1.6倍到2倍之间；K为O到I之间。
[0016]进一步的改进是，所述第一耦合电容元件和所述第二耦合电容元件的电容值相等，所述第一耦合电容元件或所述第二耦合电容元件的电容值的公式为:c_plingl = Ccoupling2=nXwXwX ε /t，其中Crauplingl为所述第一耦合电容元件的电容值，C_pling2为所述第二耦合电容元件的电容值，η为阵列中条形硅通孔的个数，w为单个条形硅通孔的宽度，t为单个条形硅通孔的深度，ε为条形硅通孔之间的硅介质的介电系数。
[0017]进一步的改进是，从所述第一阶梯电阻与电感网络的第一级子电路到第N级子电路，各级子电阻的值依次增加、且各级子电感的值依次减少；从所述第二阶梯电阻与电感网络的第一级子电路到第N级子电路，各级子电阻的值依次增加、且各级子电感的值依次减少。
[0018]进一步的改进是，N等于4，所述第一阶梯电阻与电感网络的各级子电阻和所述第二阶梯电阻与电感网络的相同级的子电阻的值相同，所述第一阶梯电阻与电感网络的各级子电感和所述第二阶梯电阻与电感网络的相同级的子电感的值相同；所述第一阶梯电阻与电感网络或所述第二阶梯电阻与电感网络的各级子电阻通过如下公式得到:
[0019]
【权利要求】
1.一种硅通孔阵列结构的射频模型方法，用于建立硅通孔阵列结构的射频模型，所述硅通孔阵列结构由形成于硅衬底中的多个条形硅通孔组成，所述条形硅通孔为条形硅通孔一，各所述条形硅通孔一等间距的平行排列，各所述条形硅通孔一的长度相等、宽度相等，各所述条形硅通孔一都互相对齐；或者，所述硅通孔阵列结构由形成于硅衬底中的多个条形硅通孔组成，所述条形硅通孔包括多个条形硅通孔一、两个条形硅通孔二和两个条形硅通孔三，各所述条形硅通孔一等间距的平行排列，各所述条形硅通孔一的长度相等、宽度相等，各所述条形硅通孔一都互相对齐，所述条形硅通孔二和所述条形硅通孔三环绕于由所述条形硅通孔一组成的平行排列结构的外侧，且所述条形硅通孔二和所述条形硅通孔一平行、且所述条形硅通孔二的长度大于所述条形硅通孔一的长度，所述条形硅通孔三和所述条形硅通孔一垂直、且所述条形硅通孔三的长度大于由所述条形硅通孔一组成的平行排列结构的长度，所述条形硅通孔二和所述条形硅通孔三的宽度和所述条形硅通孔一的宽度相同； 其特征在于，所述射频模型包括: 两个端口，端口一表示各所述条形硅通孔的上端、端口二表示各所述条形硅通孔的下端；所有所述条形硅通孔的上端都连接在一起、所有所述条形硅通孔的下端都连接在一起; 第一电感元件和第二电感元件，用于表征所述硅通孔阵列结构的所形成的两个寄生电感；所述第一电感元件和所述第二电感元件之间存在互感，互感系数为K ； 第一稱合电容兀件和第二稱合电容兀件，所述第一稱合电容兀件用于表征所述娃通孔阵列结构的靠近所述端口一的位置处的耦合电容，所述第二耦合电容元件用于表征所述硅通孔阵列结构的靠近所述端口二的位置处的耦合电容； 两个阶梯电阻与电感网络，用于表征所述硅通孔阵列结构的的条形硅通孔的寄生电阻和趋肤效应；第一阶梯电阻与电感网络是由N级子电路并联而成、每一级子电路由一个子电阻和子电感串联而成，第二阶梯电阻与电感网络是由N级子电路并联而成、每一级子电路由一个子电阻和子电感串联而成，N大于等于2 ； 所述第一电感元件和所述第一阶梯电阻与电感网络串联于所述端口一和所述端口二之间，所述第二电感元件和所述第二阶梯电阻与电感网络串联于所述端口一和所述端口二之间；所述第一耦合电容元件的两端都和所述端口一相连，所述第二耦合电容元件的两端都和所述端口二相连。
2.如权利要求1所述的硅通孔阵列结构的射频模型方法，其特征在于:所述第一电感元件和所述第二电感元件的电感值相等，所述第一电感元件或所述第二电感元件的电感值为在IOOMHz或以下频率的测试条件下得到的所述硅通孔阵列结构的样品的端口一和端口二之间的电感量的1.6倍到2倍之间；K为O到I之间。
3.如权利要求1所述的硅通孔阵列结构的射频模型方法，其特征在于:所述第一耦合电容元件和所述第二耦合电容元件的电容值相等，所述第一耦合电容元件或所述第二耦合电容元件的电容值的公式为:c_pling = Ccoupling2 = nXwXwX ε /t，其中C_plingl为所述第一耦合电容元件的电容值，C_pling2为所述第二耦合电容元件的电容值，η为阵列中条形硅通孔的个数，w为单个条形硅通孔的宽度，t为单个条形硅通孔的深度，ε为条形硅通孔之间的硅介质的介电系数。
4.如权利要求1所述的硅通孔阵列结构的射频模型方法，其特征在于:从所述第一阶梯电阻与电感网络的第一级子电路到第N级子电路，各级子电阻的值依次增加、且各级子电感的值依次减少；从所述第二阶梯电阻与电感网络的第一级子电路到第N级子电路，各级子电阻的值依次增加、且各级子电感的值依次减少。
5.如权利要求4所述的硅通孔阵列结构的射频模型方法，其特征在于:N等于4，所述第一阶梯电阻与电感网络的各级子电阻和所述第二阶梯电阻与电感网络的相同级的子电阻的值相同，所述第一阶梯电阻与电感网络的各级子电感和所述第二阶梯电阻与电感网络的相同级的子电感的值相同；所述第一阶梯电阻与电感网络或所述第二阶梯电阻与电感网络的各级子电阻通过如下公式得到:
6.如权利要求1所述的硅通孔阵列结构的射频模型方法，其特征在于:从所述第一阶梯电阻与电感网络的第一级子电路到第N级子电路，各级子电阻的值依次减少、且各级子电感的值依次增加；从所述第二阶梯电阻与电感网络的第一级子电路到第N级子电路，各级子电阻的值依次减少、且各级子电感的值依次增加。
7.如权利要求1所述的硅通孔阵列结构的射频模型方法，其特征在于:所述射频模型还包括: 所述硅通孔阵列结构的所述条形硅通孔和所述硅通孔阵列结构内部的硅衬底之间的寄生电容，包括第三电容、第四电容、第五电容和第六电容； 所述硅通孔阵列结构的所述条形硅通孔和所述硅通孔阵列结构外部的硅衬底之间的寄生电容，包括第七电容、第八电容、第九电容和第十电容； 所述硅通孔阵列结构的内部衬底网络元件,包括内部衬底电容和内部衬底电阻；所述娃通孔阵列结构的外部衬底网络兀件,包括第一外部衬底电容和第一外部衬底电阻，第二外部衬底电容和第二外部衬底电阻，第三外部衬底电容和第三外部衬底电阻，第四外部衬底电容和第四外部衬底电阻； 所述内部衬底电容和所述内部衬底电阻并联连接，所述第三电容的第一端和所述端口一相连、所述第三电容的第二端和所述内部衬底电容的第一端相连，所述第四电容的第一端和所述端口二相连、所述第四电容的第二端和所述内部衬底电容的第一端相连；所述第五电容的第一端和所述端口一相连、所述第五电容的第二端和所述内部衬底电容的第二端相连，所述第六电容的第一端和所述端口二相连、所述第六电容的第二端和所述内部衬底电容的第二端相连； 所述第一外部衬底电容和第一外部衬底电阻并联连接、且所述第一外部衬底电容的第一端接地，所述第二外部衬底电容和第二外部衬底电阻并联连接、且所述第二外部衬底电容的第一端接地，所述第三外部衬底电容和第三外部衬底电阻并联连接、且所述第三外部衬底电容的第一端接地，所述第四外部衬底电容和第四外部衬底电阻并联连接、且所述第四外部衬底电容的第一端接地； 所述第七电容的第一端和所述端口一相连、所述第七电容的第二端和所述第一外部衬底电容的第二端相连，所述第八电容的第一端和所述端口二相连、所述第八电容的第二端和所述第二外部衬底电容的第二端相连，所述第九电容的第一端和所述端口一相连、所述第九电容的第二端和所述第三外部衬底电容的第二端相连，所述第十电容的第一端和所述端口二相连、所述第十电容的第二端和所述第二外部衬底电容的第二端相连。
8.如权利要求7所述的硅通孔阵列结构的射频模型方法，其特征在于:所述第三电容、所述第四电容、所述第五电容和所述第六电容的电容值相等且该电容值由如下公式确定:
9.如权利要求7所述的硅通孔阵列结构的射频模型方法，其特征在于:所述第七电容、所述第八电容、所述第九电容和所述第十电容的电容值相等且该电容值由如下公式确定:
10.如权利要求7所述的硅通孔阵列结构的射频模型方法，其特征在于: 所述内部衬底电容的电容值由如下公式确定
【文档编号】G06F17/50GK103678750SQ201210362613
【公开日】2014年3月26日 申请日期:2012年9月25日 优先权日:2012年9月25日
【发明者】黄景丰 申请人:上海华虹宏力半导体制造有限公司